[发明专利]导电配线的制作方法有效
申请号: | 201410498456.5 | 申请日: | 2014-09-25 |
公开(公告)号: | CN105513978B | 公开(公告)日: | 2018-03-20 |
发明(设计)人: | 张启民 | 申请(专利权)人: | 欣兴电子股份有限公司 |
主分类号: | H01L21/60 | 分类号: | H01L21/60 |
代理公司: | 北京中誉威圣知识产权代理有限公司11279 | 代理人: | 王正茂,丛芳 |
地址: | 中国*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种导电配线的制作方法,包括下列步骤首先,提供一基板,基板的上表面形成有导电层;接着,将导电层进行图案化处理,以形成导电图案于基板的上表面,两两导电图案的之间形成第一凹槽区域,其中,在第一凹槽区域内残留有部分的导电层;然后,于导电层上形成第一牺牲图案,第一牺牲图案填入第一凹槽区域内,第一牺牲图案凸出于导电图案的上表面,两两第一牺牲图案之间形成第二凹槽区域,且第二凹槽区域暴露导电图案;然后,将导电层进行电镀处理,使第二凹槽区域所暴露的导电图案增厚;最后,移除第一牺牲图案及第一凹槽区域内所残留的导电层。 | ||
搜索关键词: | 导电 制作方法 | ||
【主权项】:
一种导电配线的制作方法,其特征在于,包括:提供一基板,所述基板的上表面形成有一导电层;将所述导电层进行图案化处理,以形成多个导电图案于所述基板的上表面,其中,两两所述导电图案之间形成一第一凹槽区域,所述第一凹槽区域的深度小于所述导电层的厚度,在所述第一凹槽区域内残留有部分的所述导电层;于所述导电层上形成多个第一牺牲图案,其中,所述第一牺牲图案至少填入所述第一凹槽区域内,所述第一牺牲图案在厚度方向上凸出于所述导电图案的上表面,两两所述第一牺牲图案之间形成一第二凹槽区域,且所述第二凹槽区域暴露至少一部分的所述导电图案;将所述导电层进行电镀处理,使所述第二凹槽区域所暴露的所述导电图案增厚;移除所述第一牺牲图案;以及移除所述第一凹槽区域内所残留的所述导电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于欣兴电子股份有限公司,未经欣兴电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410498456.5/,转载请声明来源钻瓜专利网。
- 上一篇:用于检测栅极的底部缺陷的方法
- 下一篇:具有屏蔽栅的沟槽栅功率器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造