[发明专利]一种半导体器件及其制造方法、电子装置有效
| 申请号： | 201410538684.0 | 申请日： | 2014-10-13 |
| 公开（公告）号： | CN105576010B | 公开（公告）日： | 2019-09-03 |
| 发明（设计）人： | 张海洋;郑喆 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L21/762 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供具有NMOS区和PMOS区的半导体衬底，在其上形成有栅极结构以及位于栅极结构两侧的第一侧壁结构；在位于PMOS区的第一侧壁结构之间的半导体衬底中形成U形凹槽；蚀刻U形凹槽，以形成∑状凹槽；外延生长嵌入式锗硅层，以完全填充∑状凹槽；去除位于PMOS区的第一侧壁结构，并在位于PMOS区的栅极结构两侧形成第二侧壁结构；通过蚀刻去除部分第二侧壁结构，并实施应力近临工艺以增强作用于PMOS区的沟道区的应力。根据本发明，形成U形凹槽所带来的边缘电容的数值大为减小，同时可以有效改善后续通过沉积工艺形成的接触孔蚀刻停止层的形貌。 | ||
| 搜索关键词： | 一种 半导体器件 及其 制造 方法 电子 装置 | ||
【主权项】：
1.一种半导体器件的制造方法，包括：提供具有NMOS区和PMOS区的半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的第一侧壁结构；在位于所述PMOS区的第一侧壁结构之间的半导体衬底中形成U形凹槽；蚀刻所述U形凹槽，以形成∑状凹槽；外延生长嵌入式锗硅层，以完全填充所述∑状凹槽；去除位于所述PMOS区的第一侧壁结构，并在位于所述PMOS区的栅极结构两侧形成第二侧壁结构，所述第二侧壁结构的构成材料为具有低介电常数的材料，以有效改善后续实施应力近临工艺之后通过沉积工艺形成的接触孔蚀刻停止层的形貌，形成U形凹槽所带来的边缘电容的数值减小；以及通过蚀刻去除部分所述第二侧壁结构，并实施应力近临工艺以增强作用于所述PMOS区的沟道区的应力。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410538684.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
