[发明专利]一种浅沟槽半超结VDMOS器件及其制造方法

摘要

本发明公开了一种浅沟槽半超结VDMOS器件及其制造方法，其中浅沟槽半超结VDMOS器件包括：第一导电类型衬底；位于所述第一导电类型衬底上方的第一电阻率外延层；位于所述第一电阻率外延层上方的第二电阻率外延层；位于所述第二电阻率外延层上表面两侧且由上表面延伸至第二电阻率外延层底部的两沟槽区，沟槽内生成有第二导电类型的第三电阻率外延层；由第四电阻率外延层上表面两侧注入，且与所述两沟槽内的第三电阻率外延层相连的阱区。本发明兼顾了工艺流程的成本，方便制备；同时由于半超结结构的存在，使VDMOS器件正向导通电阻大幅降低,单位面积电流导通能力更强。

主权项

一种浅沟槽半超结VDMOS器件，其特征在于，包括：第一导电类型衬底；位于所述第一导电类型衬底上方的第一电阻率外延层，且所述第一导电类型衬底与第一电阻率外延层的导电类型相同；位于所述第一电阻率外延层上方的第二电阻率外延层，且所述第一电阻率外延层与第二电阻率外延层的导电类型相同；由所述第二电阻率外延层上表面延伸至第二电阻率外延层底部的两个第三电阻率外延层，两个第三电阻率外延层间隔设置；且所述第三电阻率外延层的导电类型与所述第二电阻率外延层的导电类型相反；位于所述第二电阻率外延层上方的第四电阻率外延层，且所述第四电阻率外延层的导电类型与所述第二电阻率外延层的导电类型相同；由第四电阻率外延层上表面注入，且与所述两第三电阻率外延层相连的两阱区，所述阱区的导电类型与所述第三电阻率外延层导电类型相同；位于所述两阱区上方的第一导电类型的第一源区和第二源区，以及位于所述第一源区和第二源区上表面的源极金属层；位于所述第一导电类型衬底下方的漏极金属层；位于所述第一源区和第二源区之间，且位于所述第四电阻率外延层上方的栅极区，以及位于栅极区上表面的栅极金属层。