[发明专利]一种基于三互锁存单元的抗辐射D触发器电路

摘要

本发明公开了一种基于三互锁存单元的抗辐射D触发器电路，该抗辐射D触发器电路是由时钟信号产生电路、D输入滤波电路、C单元电路和表决电路、主互锁存电路和从互锁存电路组成；所述C单元电路包括第一C单元电路、第二C单元电路和第三C单元电路；外部的时钟信号CK经时钟信号产生电路生成时钟信号和外部数据信号D经D输入滤波电路生成数据信号经主互锁存电路、从互锁存电路和C单元电路后，输出的数据信号经表决电路输出整个触发器的输出信号Q。本发明的技术方案采用三互锁存电路加固技术，在D触发器电路受到辐射等干扰而导致电路翻转时能保证整个D触发器电路输出稳定可靠，大幅提高了D触发器电路的抗辐射能力。

主权项

一种基于三互锁存单元的抗辐射D触发器电路，包括时钟信号产生电路、D输入滤波电路、C单元电路和表决电路，其特征是：该抗辐射D触发器电路还包括主互锁存电路和从互锁存电路；所述C单元电路包括第一C单元电路、第二C单元电路和第三C单元电路；外部的时钟信号CK经时钟信号产生电路生成三路同相时钟信号bclk1、bclk2和bclk3以及三路反相时钟信号nclk1、nclk2和nclk3；外部数据信号D经D输入滤波电路生成三路数据信号D1、D2和D3；三路同相时钟信号bclk1、bclk2和bclk3、三路反相时钟信号nclk1、nclk2和nclk3以及三路数据信号D1、D2和D3输入到主互锁存电路，经主互锁存电路后输出三路数据信号M1、M2和M3；三路同相时钟信号bclk1、bclk2和bclk3、三路反相时钟信号nclk1、nclk2和nclk3以及主互锁存电路输出的三路数据信号M1、M2和M3均输入到从互锁存电路，然后经从互锁存电路后产生三路数据信号S1、S2和S3，从互锁存电路输出的两路数据信号S1和S2输入到第一C单元电路产生数据信号Q3，从互锁存电路输出的两路数据信号S2和S3输入到第二C单元电路产生数据信号Q1，从互锁存电路输出的两路数据信号S1和S3输入到第三C单元电路产生数据信号Q2，数据信号S1、S2和S3输入到表决电路输出整个触发器的输出信号Q。