[发明专利]一种降低DDR3内存写操作功耗的实现方法有效
| 申请号： | 201410572217.X | 申请日： | 2014-10-23 |
| 公开（公告）号： | CN104331145B | 公开（公告）日： | 2017-07-07 |
| 发明（设计）人： | 李冰;王小玲;董乾;赵霞;刘勇;王刚;陈德斌;陆清茹;许立峰 | 申请（专利权）人： | 东南大学成贤学院 |
| 主分类号： | G06F1/32 | 分类号： | G06F1/32 |
| 代理公司： | 南京经纬专利商标代理有限公司32200 | 代理人： | 许方 |
| 地址： | 210088 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种降低DDR3内存写操作功耗实现方法，该方法包括DDR3内存里增加一个命令缓冲重组逻辑概念的提出；缓冲重组逻辑将写命令重组，将读命令直接给DDR3；把同一行的BL8写操作两个组合在一起，增加连续写数据传输时间；在DDR3内存中增加一个门控时钟，在突发长度为8的写过程中，关闭时钟，降低DDR3的功耗；DDR3内存采样写数据DQ是依据周期性的输入数据选取信号DQS；最后一个写数据采样结束以后开启DDR3的时钟，DDR3恢复正常模式。本发明提出了一种降低DDR3内存写操作功耗的实现方法，该方法可应用于目前以DDR3为主流的内存中，特别对低功耗要求高的移动设备内存中。通过这个方法，可以有效的降低DDR3写操作的功耗。 | ||
| 搜索关键词： | 一种 降低 ddr3 内存 操作 功耗 实现 方法 | ||
【主权项】：
一种降低DDR3内存写操作功耗的实现方法，其特征在于：包括以下几个步骤：1)DDR3内存颗粒接收来自内存控制器的命令，送入命令仲裁逻辑；2)DDR3内存颗粒中的命令仲裁逻辑对送入内存的命令进行判断和分组后，再给存储阵列，对其进行真正的读写过程；3)存储阵列进行写的过程中，门控时钟模块管理时钟信号，适当时机关闭门控时钟模块，DDR3写操作完成后开启门控时钟模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学成贤学院，未经东南大学成贤学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410572217.X/，转载请声明来源钻瓜专利网。
