[发明专利]一种降低数字预失真中ADC采样速率的方法及装置

摘要

本发明提出了一种降低数字预失真中ADC采样速率的方法及装置，所述方法包括如下步骤采用平移输入方式将功率放大器的输入信号与输出信号进行时间对齐；通过正向模型估计出所述功率放大器的正向模型参数；根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；将所述预失真参数复制到预失真器以进行数字预失真处理。本发明大幅度了降低设备对高速ADC的需求。

主权项

一种降低数字预失真中ADC采样速率的方法，其特征在于，包括如下步骤：S1：将功率放大器的输入信号与输出信号进行时间对齐，其中所述输出信号为ADC采样数据，具体包括：S11：开始，令k＝0；S12：将输入信号向左和向右每隔N‑k,平移一次，左右各平移N‑1次，得到总共2N‑1个序列，分别记序号为‑(N‑1),…,0,…,(N‑1)，然后将上述序列与输出的低采样率信号进行相关运算，求得各相关峰，其中最大的序号为n∈[‑(N‑1),(N‑1)]，将原来的输入信号平移n/N‑k代替输入信号，S13:比较误差范围N‑K与所允许的最小模对齐精度e的大小，如果大于e，则设置k＝k+1循环S12和S13，如果到达模型精度则终止循环；S14:最终的延迟可以表示为S2：根据时间对齐后的输入信号和输出信号，建立正向模型，通过正向模型估计出所述功率放大器的正向模型参数；S3：根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；S4：根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；以及S5：将所述预失真参数复制到预失真器以进行数字预失真处理。