[发明专利]SRAM存储单元及提高其读写稳定性的电路

摘要

本发明涉及电子通信技术领域，具体涉及一种SRAM存储单元及提高其读写稳定性的电路。包括，第一开关器件，可控制地连接一第一位线至一第一存储节点；第二开关器件，可控制地连接一第二位线至一第二存储节点；第一反相单元，串联于第一开关器件与第二开关器件之间，第一反相单元设有第一输入端和第一输出端，于第一输出端处定义第一存储节点；第二反相单元，串联于第一开关器件与第二开关器件之间，第二反相单元第二输入端与第一输出端连接，第二输出端与第一输入端连接，于第二输出端处定义第二存储节点。本发明有着更好的读写能力，在不用添加过多额外电路的前提下提高SRAM存储单元可靠性，降低了电路设计的复杂程度，并且节省了面积。

主权项

1.一种SRAM存储单元，其特征在于，包括，一第一开关器件(303)，于一字线(WL)和一写字线(WWL)的作用下可控制地连接一第一位线(BL)至一第一存储节点；一第二开关器件(304)，于所述字线(WL)和所述写字线(WWL)的作用下可控制地连接一第二位线(BLB)至一第二存储节点；一第一反相单元，串联于所述第一开关器件(303)与所述第二开关器件(304)之间，所述第一反相单元设有第一输入端和第一输出端，于所述第一输出端处定义所述第一存储节点；一第二反相单元，串联于所述第一开关器件(303)与所述第二开关器件(304)之间，所述第二反相单元设有第二输入端和第二输出端，所述第二输入端与所述第一输出端连接，所述第二输出端与所述第一输入端连接，于所述第二输出端处定义所述第二存储节点；所述第一反相单元包括，第一PMOS管(301)，所述第一PMOS管(301)可控制地连接于第一工作电源(PGL)和所述第一存储节点之间；第一NMOS管(305)，所述第一NMOS管(305)的控制端与所述第一PMOS管(301)的控制端连接，所述第一NMOS管(305)可控制地连接于所述第一存储节点与一接地端(VSS)之间；所述第二反相单元包括，第二PMOS管(302)，所述第二PMOS管(302)可控制地连接于第二工作电源(PGR)和所述第二存储节点之间；第二NMOS管(306)，所述第二NMOS管(306)的控制端与所述第二PMOS管(302)的控制端连接，所述第二NMOS管(306)可控制地连接于所述第二存储节点与所述接地端(VSS)之间；所述第一开关器件(303)和/或所述第二开关器件(304)采用独立栅模式的FINFET器件，其控制端包括第一栅极(gate1)和第二栅极(gate2)，其第一栅极(gate1)连接所述写字线(WWL)，其第二栅极(gate2)连接所述字线(WL)，所述写字线(WWL)连接一逻辑与运算单元的输出端，逻辑与运算单元的输入端分别连接所述字线(WL)和写控制信号(Write)；在读操作时，使所述第二栅极(gate2)拉升到高电平，所述第一栅极(gate1)关断；在写操作时，使所述第一栅极(gate1)及所述第二栅极(gate2)一起开启。