[发明专利]时钟切换电路

摘要

本发明公开了一种时钟切换电路，包括：多路选择器，m位第一D触发器，多路选择器根据m位第一D触发器输出的m位控制信号来切换输出的第一时钟信号；分频器，对第一时钟信号进行分频并输出第一分频信号；控制信号产生电路，产生锁存信号和时钟使能信号，时钟使能信号控制输出端的输出，锁存信号控制m位控制信号的切换；控制信号产生电路在写入信号的控制下使锁存信号设置为低电平；通过第一分频信号对时钟使能信号和锁存信号进行控制，使得在时钟切换时时钟使能信号保持为低电平，在时钟切换完毕并保持一段时间后再将时钟使能信号切换为高电平并使输出端正常输出时钟信号。本发明能消除时钟切换时的毛刺。

主权项

一种时钟切换电路，其特征在于，包括：多路选择器，所述多路选择器的输入端输入多个供选择的输入时钟信号，所述多路选择器的输出端输出一个第一时钟信号，所述第一时钟信号为从多个所述输入时钟信号中选出的一个；m位第一D触发器，m为大于1的整数，各所述第一D触发器的Q端各输出1位控制信号并组成m位控制信号输入到所述多路选择器的控制端，所述多路选择器根据所述m位控制信号来切换所述第一时钟信号；各所述第一D触发器的D端输入m位选择信号中的一位，各所述第一D触发器的时钟端输入锁存信号，在所述锁存信号的上升沿处所述m位控制信号切换为所述m位选择信号的值；分频器，所述分频器对所述第一时钟信号进行分频并输出第一分频信号；控制信号产生电路，所述控制信号产生电路产生所述锁存信号和时钟使能信号，所述控制信号产生电路在所述写入信号的控制下使所述锁存信号设置为低电平，所述选择信号和所述写入信号都由系统在需要进行时钟切换时提供；所述锁存信号切换为低电平后，在所述第一分频信号和所述锁存信号的控制下使所述时钟使能信号为低电平，所述时钟使能信号为低电平时所述时钟切换电路的输出端停止输出时钟信号；所述时钟使能信号切换为低电平后，在所述第一分频信号控制下使所述锁存信号切换为高电平，并在所述锁存信号的上升沿使所述m位第一D触发器的所述m位控制信号切换为所述m位选择信号的值，并使所述第一时钟信号进行切换；所述第一时钟信号切换后，所述第一分频信号按照切换后的所述第一时钟信号进行分频，在频率切换后的所述第一分频信号和所述锁存信号的控制下使所述时钟使能信号切换为高电平，所述时钟使能信号为高电平后所述时钟切换电路的输出端输出切换后所述第一时钟信号；通过在所述第一时钟信号切换前后使所述时钟使能信号保持为低电平消除所述第一时钟信号切换时的毛刺，所述时钟使能信号保持为低电平由所述第一分频信号控制。