[发明专利]电容的制作方法、电容和电容组件在审
| 申请号： | 201410613591.X | 申请日： | 2014-11-04 |
| 公开（公告）号： | CN105632889A | 公开（公告）日： | 2016-06-01 |
| 发明（设计）人： | 杜蕾 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L23/64 |
| 代理公司： | 北京友联知识产权代理事务所(普通合伙) 11343 | 代理人： | 尚志峰;汪海屏 |
| 地址： | 100871 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种电容的制作方法、一种电容和一种电容组件，其中，电容的制作方法，包括：在形成的P阱区和N阱区的硅片基材上形成场氧化层；刻蚀去除N阱区的中心区域的上方的场氧化层；在N阱区的中心区域的上方形成图形化的栅氧化层和多晶硅层；在至少两个区域中的任一个形成P型重掺杂区；在至少两个区域中的另一个形成N型重掺杂区；在形成N型重掺杂区和P型重掺杂区的硅片基材上形成隔离层；在隔离层上对应P型重掺杂区、N型重掺杂区和多晶硅区的上方形成金属接触孔；在金属接触孔上方形成金属层并对金属层进行图形化处理以形成P电极、N电极以及多晶硅电极。通过本发明的技术方案，减缓了反型层效应和MOS管电容的容值减小。 | ||
| 搜索关键词： | 电容 制作方法 组件 | ||
【主权项】：
一种电容的制作方法，其特征在于，包括：在形成的P阱区和N阱区的硅片基材上形成场氧化层；刻蚀去除所述N阱区的中心区域的上方的所述场氧化层；在所述N阱区的中心区域的上方形成图形化的栅氧化层和多晶硅层，其中，在所述栅氧化层与所述场氧化层之间、所述N阱区上方的区域形成至少两个待注入离子的区域；在所述至少两个区域中的任一个形成P型重掺杂区；在所述至少两个区域中的另一个形成N型重掺杂区；在形成所述N型重掺杂区和所述P型重掺杂区的硅片基材上形成隔离层；在所述隔离层上对应所述P型重掺杂区、N型重掺杂区和多晶硅区的上方形成金属接触孔；在所述金属接触孔上方形成金属层并对所述金属层进行图形化处理以形成P电极、N电极以及多晶硅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410613591.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
