[发明专利]嵌入式元件封装结构的制作方法有效
申请号: | 201410647596.4 | 申请日: | 2014-11-14 |
公开(公告)号: | CN105655258B | 公开(公告)日: | 2018-07-13 |
发明(设计)人: | 余丞博;陈盈儒 | 申请(专利权)人: | 欣兴电子股份有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L21/58;H01L21/60 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马雯雯;臧建明 |
地址: | 中国台湾桃园县*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种嵌入式元件封装结构的制作方法,其包括以下步骤。提供载板。载板的其中一个表面具有至少两对位柱。将堆叠元件模块设置在具有前述至少两对位柱的表面上,其中堆叠元件模块位于前述至少两对位柱之间。提供线路基板。线路基板包括第一介电层,其中第一介电层具有至少两对位孔以及贯穿开口及至少一导通孔。使各个对位柱对准于对应的对位孔,并将线路基板设置在载板上,以令各个对位柱嵌入对应的对位孔,且堆叠元件模块埋设在贯穿开口内。 | ||
搜索关键词: | 对位柱 堆叠元件 线路基板 对位孔 载板 嵌入式元件 封装结构 介电层 开口 模块设置 导通孔 贯穿 制作 嵌入 对准 | ||
【主权项】:
1.一种嵌入式元件封装结构的制作方法,其特征在于,包括:提供具有相对两表面的载板,该载板具有位于该两表面的其中一者上的至少两对位柱;将堆叠元件模块设置在具有该至少两对位柱的该表面上,其中该堆叠元件模块位于该至少两对位柱之间;提供线路基板,包括第一介电层,其中该第一介电层具有相对的第一表面与第二表面、位于该第二表面的至少两对位孔以及贯穿该第一表面与该第二表面的贯穿开口及至少一导通孔;以及使各该对位柱对准于对应的该对位孔,并将该线路基板设置在该载板上,以令各该对位柱嵌入对应的该对位孔,且该堆叠元件模块埋设在该贯穿开口内。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于欣兴电子股份有限公司,未经欣兴电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410647596.4/,转载请声明来源钻瓜专利网。
- 上一篇:DRAM不良晶粒的回收再利用方法
- 下一篇:一种提高闪存存储性能的方法和装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造