[发明专利]基于CMOS工艺的QC-BC12电路

摘要

本发明创造了一种把QC转换为BC12的电路，该电路由四个阈0.5的NMOS管、一个阈1.5的NMOS管、一个阈2.5的NMOS管、四个阂-0.5的PMOS管、一个阈-1.5的PMOS管和一个阈-2.5的PMOS管组成；本发明的价值在于：该转换电路在确保QC有用信息不丢失的前提下，将QC信号转换为易于识别和使用的BC12信号；这样一方面可以使用QC信号驱动基于BC12信号的数字电路，另一方面解决了QC与BC12间的兼容问题；另外，由于该转换电路把识别难度大的QC转换为了易识别的BC12，所以可采用该转换电路和简单的BC12识别电路来组成QC的识别电路，这样可降低QC应用电路的复杂度，进而有助于QC的推广应用。

主权项

一种将四值时钟转换为二值时钟的CMOS电路，它有一个四值时钟输入端(QC)和一个二值时钟输出端(BC)，该电路的特征在于：它包括四个阈0.5的NMOS管(N1、N3、N4和N5)、一个阈1.5的NMOS管(N6)、一个阈2.5的NMOS管(N2)、四个阈‑0.5的PMOS管(P1、P2、P3和P4)、一个阈‑1.5的PMOS(P6)管和一个阈‑2.5的PMOS管(P5)，所述MOS管P1、P2、P5、P6、N1、N2、N4、N5和N6的栅极与电路输入端(QC)相接，MOS管P2、P5和P6的源极与电平逻辑值3的电压源相接，N2、N5和N6的源极与电源地相接，N1和P1的源极与电平逻辑值1的电压源相接，N4和P3的源极与电平逻辑值2的电压源相接，P2和N2的漏极与N3的栅极相接，N3的源极与N1的漏极相接，P3的漏极与P4的源极相接，P5和N5的漏极与P3的栅极相接，P6和N6的漏极与P4的栅极相接，P1、P4、N3和N4的漏极相接作为电路的输出端(BC)；其功能是把一个周期内电平逻辑值切换次序为0→1→2→3→2→1→0的四值时钟转换为一个周期内电平逻辑值切换次序为1→2→1的二值时钟输出。