[发明专利]嵌入式锗硅器件的形成方法在审
| 申请号： | 201410654464.4 | 申请日： | 2014-11-17 |
| 公开（公告）号： | CN105679710A | 公开（公告）日： | 2016-06-15 |
| 发明（设计）人： | 李全波;崇二敏;张瑜 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 张振军 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种嵌入式锗硅器件的形成方法，包括：提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域和NMOS区域上形成有栅极结构；在所述半导体衬底上沉积第一介质层；采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使用的第一光阻去除；在所述半导体衬底上沉积第二介质层；采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使用的第二光阻去除；所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；在所述凹槽中沉积锗硅。本发明能够完全消除去胶工艺造成的表面缺陷，有利于减少SiGe的位错缺陷。 | ||
| 搜索关键词： | 嵌入式 器件 形成 方法 | ||
【主权项】：
一种嵌入式锗硅器件的形成方法，其特征在于，包括：提供半导体衬底，所述该半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域和NMOS区域上形成有栅极结构；在所述半导体衬底上沉积第一介质层；采用光刻和刻蚀工艺去除所述PMOS区域内的第一介质层，并将该光刻工艺中使用的第一光阻去除；在所述半导体衬底上沉积第二介质层；采用光刻和刻蚀工艺去除所述PMOS区域内的第二介质层，并将该光刻工艺中使用的第二光阻去除；所述第二光阻被去除之后，对所述PMOS区域内栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；在所述凹槽中沉积锗硅。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410654464.4/，转载请声明来源钻瓜专利网。
- 上一篇：具有脚架的平躺热敏电阻
- 下一篇：便于与支架连接的新型照相机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
