[发明专利]一种基于查找表可观性度量的选择性三模冗余方法有效

专利信息
申请号: 201410670703.5 申请日: 2014-11-20
公开(公告)号: CN104461790A 公开(公告)日: 2015-03-25
发明(设计)人: 王子龙;涂吉;王骏也;郑美松;李立健 申请(专利权)人: 中国科学院自动化研究所
主分类号: G06F11/16 分类号: G06F11/16
代理公司: 北京博维知识产权代理事务所(特殊普通合伙) 11486 代理人: 方振昌
地址: 100080 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出一种SRAM型FPGA基于可观性度量的选择性三模冗余方法,将待冗余电路映射成为k输入查找表的网表格式,作为待冗余的原始电路;根据输入逐级计算电路中所有节点为1的概率值,结合查找表存储单元中存储的比特位,逐级计算电路中所有查找表的可观性;根据查找表的可观性计算冗余后电路的抗SEU能力,结合节省的硬件开销比例,将所有查找表归为SEU敏感和不敏感两类;选择SEU敏感的查找表做三模冗余,并根据冗余结果在每个冗余查找表和下一级非冗余查找表之间插入表决器,实现对原始电路的选择性三模冗余。该方法应用在SRAM的FPGA产品上,能够在可靠性接近全三模冗余的同时,大幅度的降低FPGA的资源开销。
搜索关键词: 一种 基于 查找 可观 度量 选择性 冗余 方法
【主权项】:
一种基于查找表可观性度量的选择性三模冗余方法,其特征在于,包括步骤如下:步骤S1:使用FPGA综合工具将待冗余电路映射成为k输入查找表的网表格式,作为待冗余的原始电路;步骤S2:根据输入逐级计算电路中所有节点为1的概率值,直到原始电路的输出端;步骤S3:根据节点为1的概率值和查找表存储单元中存储的比特位,从原始电路的输出端开始,逐级计算电路中所有查找表的可观性,直到原始电路的输入端;步骤S4:根据查找表的可观性计算冗余后电路的抗SEU能力、结合相比全三模冗余所节省的硬件开销比例,将所有查找表归为SEU敏感和SEU不敏感两类;步骤S5:选择SEU敏感的查找表做三模冗余,构建三模冗余电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院自动化研究所,未经中国科学院自动化研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410670703.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top