[发明专利]一种双栅电极的半导体器件其制造方法及应用有效
申请号: | 201410767494.6 | 申请日: | 2014-12-12 |
公开(公告)号: | CN104465776B | 公开(公告)日: | 2017-09-15 |
发明(设计)人: | 陈海峰 | 申请(专利权)人: | 西安邮电大学 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L21/336 |
代理公司: | 北京科亿知识产权代理事务所(普通合伙)11350 | 代理人: | 汤东凤 |
地址: | 710121 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种双栅电极的半导体器件其制造方法及应用,衬底区上右侧底设有漏掺杂区,沟道上衬底进行表面处理而形成一层陷阱层,陷阱层上设有一栅介质绝缘层,栅介质绝缘层上有第一栅电极端金属层和第二栅电极端金属层,第一栅电极端金属层和第二栅电极端金属层之间设有电极隔离绝缘区,其中第一栅电极端金属层长度占据沟道长度80%以上,第二栅电极端金属层长度非常小。漏掺杂区上设有漏端电极金属层,漏掺杂区分别使用隔离氧化区与旁边区域隔离,在漏掺杂区的隔离氧化层另一侧设有衬底电极处,其上为衬底电极金属层。本发明中的器件结构,和传统的CMOS工艺有很好的兼容性。 | ||
搜索关键词: | 一种 电极 半导体器件 制造 方法 应用 | ||
【主权项】:
一种双栅电极的半导体器件的应用方法,其特征在于:所述双栅电极的半导体器件的结构为,衬底区(1)上右侧设有漏掺杂区(3),沟道上衬底进行表面处理而形成一层陷阱层(4),陷阱层(4)上设有一栅介质绝缘层(5),栅介质绝缘层(5)上有第一栅电极端金属层(6)和第二栅电极端金属层(7),第一栅电极端金属层(6)和第二栅电极端金属层(7)之间设有电极隔离绝缘区(10);其中,第一栅电极端金属层(6)远离漏掺杂区(3)端,第一栅电极端金属层(6)长度占据沟道长度80%以上,漏掺杂区(3)上设有漏端电极金属层(8),漏掺杂区(3)分别使用隔离氧化区(2)与旁边区域隔离,在漏掺杂区(3)的隔离氧化区(2)另一侧设有衬底电极处,其上为衬底电极金属层(9);其中, 第一栅电极端金属层(6)引出的电极端为栅电极A, 第二栅电极端金属层(7)引出的电极端为栅电极B;所述双栅电极的半导体器件的应用方法为,栅电极A 的作用为控制主要的陷阱层部分产生载流子,栅电极B 的作用为控制栅电极A 产生的载流子流向漏极的导电通道;具体为:漏电压施加一恒定正电压VD,目的是为了使得漏PN 结反偏;当栅电极A 的电压VGA 其电压值处于平带电压和阈值电压之间,则栅电极A 下对应的沟道区LA 区处于耗尽状态;且VGA 小于VD;当栅电极B 电压VGB 设置为VGB=VGA,此时栅电极B 与漏端之间的电压差即为:VGB‑VD;由于VGB=VGA,因此VGB 小于VD,于是栅电极B 与漏端之间的电压差为负值,这一较强的负的栅漏电压差值的设定不会引发空穴注入栅介质中;于是这一较强的负的栅漏电压差使得栅电极B下对应的沟道区LB 区的衬底界面的能带向上弯曲,这导致沟道区LB 区处于积累状态,从而使得栅电极B 下的界面处富含空穴,这些空穴立即占据了栅电极B 下的陷阱层,屏蔽了这些陷阱的产生作用,继而使得了沟道区LA 区中基于陷阱产生机制形成的电子输运被截断;于是漏端没有输出电流,即漏端在这种栅电极B 的电压设置下无输出电流;当栅电极B 电压VGB 设置大于VD,此时栅电极B 与漏端之间的电压差(VGB‑VD)为正值,这导致了栅电极B 下的沟道区LB 区也处于耗尽状态,于是整个沟道都处于耗尽状态,栅电极A 下沟道区LA 区中陷阱产生机制形成的电流顺利通过沟道区LB 区流向漏端成为输出电流,即漏端在这种条件下有输出电流。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安邮电大学,未经西安邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410767494.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类