[发明专利]一种有限次复位看门狗电路及实现方法

摘要

本发明涉及一种有限次复位看门狗电路及实现方法，使用可编程逻辑器件EPLD，在可编程逻辑器件EPLD内部实现逻辑电路，逻辑电路包括1个4位减计数器、1个8位减计数器，缓冲器和反相器，外加1个有源晶振、1个MOS管、3个RC延时电路、1个可控硅和若干电阻；通过改变R和C的值可以改变RC延迟的时间长度；R1、C1组成的RC延迟电路RC1产生10mS延迟；R2、C2组成的RC延迟电路RC2产生15mS延迟；R3、C3组成的RC延迟电路RC3产生10mS延迟；本发明具有可通过硬件配置电阻限制复位次数的功能，不依赖软件配置，可以在实现看门狗功能的同时进行有限次复位，既保持了对软件异常的复位功能，又防止了因不可复位异常导致系统反复重启，增加了整个系统运行的可靠性。

主权项

一种有限次复位看门狗电路，其特征在于，使用可编程逻辑器件EPLD，在可编程逻辑器件EPLD内部实现逻辑电路，逻辑电路包括1个4位减计数器、1个8位减计数器，缓冲器和反相器，外加1个晶振、1个MOS管、3个RC延时电路、1个可控硅和若干电阻；改变R和C的值可以改变RC延迟的时间长度；R1、C1组成的RC延时电路RC1产生10mS延迟；R2、C2组成的RC延时电路RC2产生15mS延迟；R3、C3组成的RC延时电路RC3产生10mS延迟；被保护电路需要具有可以产生喂狗信号WD的输出端口和可以被外部低电平复位的外部复位输入端口RESET；可控硅D4的输入端接外部供电电源VDD，输出端接被保护电路和晶振的VDD_safe；8位计数器U1作为看门狗超时计数器，8位计数器U1的计数时钟输入端Ck连接外部的晶振的时钟信号输出端；RESET连接外部延时电路RC1；U/D端置0选择减计数模式；A‑H端口连接8根外部输入脚，用于设置8位2进制的喂狗时间；Load端连接外部延时电路RC2；Carry out端口连接到4位计数器U2的计数时钟输入端Ck，同时通过反相器D2反向后输出到被保护电路的RESET端口，在此线路上有RC延时电路RC3；4位计数器U2作为复位次数计数器，4位计数器U2的计数时钟输入端Ck连接8位计数器U1的Carry out端口；RESET连接外部延时电路RC1；U/D端置0选择减计数模式；A‑D端口连接4根外部输入脚，用于设置4位2进制的复位次数限制；Load端连接外部延时电路RC2；Carry out端口连接到反相器D1，反向后输出到可控硅D4使能端口；被保护电路的WD端连接在延时电路RC1上，并连接了可编程逻辑器件EPLD内部的8位计数器U1、4位计数器U2的RESET端口，同时通过反相器D3产生反向信号，经过外部的延时电路RC2延迟后返回可编程逻辑器件EPLD，驱动了8位计数器U1、4位计数器U2的Load端口。