[发明专利]一种多处理器系统及多处理系统的全互连方法在审
| 申请号： | 201410801282.5 | 申请日： | 2014-12-22 |
| 公开（公告）号： | CN104462009A | 公开（公告）日： | 2015-03-25 |
| 发明（设计）人： | 王恩东;胡雷钧;李仁刚 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F15/173 | 分类号： | G06F15/173 |
| 代理公司： | 济南信达专利事务所有限公司 37100 | 代理人： | 姜明 |
| 地址： | 250101 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种多处理器系统及多处理器系统的全互连方法，多处理器系统包括：两个以上的最小逻辑单元，每一个最小逻辑单元的两侧分别连接有对应于该最小逻辑单元的协处理器；所述最小逻辑单元包括至少一路计算模块，每一路计算模块包括两个相互连接的中央处理器CPU；每一路计算模块分别与自身所在最小逻辑单元两侧对应的协处理器相连，且位于各个最小逻辑单元同一侧的各个协处理器相连，实现任意两个所述最小逻辑单元中CPU的连接。根据上述方案，通过将位于最小逻辑单元同一侧的各个协处理器实现了任意两个最小逻辑单元中CPU的连接，从而减少了任意两个最小逻辑单元中CPU之间的跳步，提高了CPU的通信效率。 | ||
| 搜索关键词： | 一种 处理器 系统 处理 互连 方法 | ||
【主权项】：
一种多处理器系统，其特征在于，包括：两个以上的最小逻辑单元，每一个最小逻辑单元的两侧分别连接有对应于该最小逻辑单元的协处理器；所述最小逻辑单元包括至少一路计算模块，每一路计算模块包括两个相互连接的中央处理器CPU；其中，每一路计算模块分别与自身所在最小逻辑单元两侧对应的协处理器相连，且位于各个最小逻辑单元同一侧的各个协处理器相连，实现任意两个所述最小逻辑单元中CPU的连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410801282.5/，转载请声明来源钻瓜专利网。
