[发明专利]三维叠层半导体结构及其制造方法

摘要

本发明公开了一种三维叠层半导体结构及其制造方法，该三维叠层半导体结构，包括：多个叠层垂直形成于一基板上且相互平行，一介电层形成于叠层上；多个导电塞独立形成于介电层处；和一金属氧化物半导体(MOS)层形成于介电层上。这些叠层其中之一包括多个多层柱体，各多层柱体包括多层绝缘层和多层导电层交替叠层而成。MOS层包括多个MOS结构分别与导电塞电性连接，以做为层选择器而选择和译码待操作的层平面。

主权项

1.一种三维叠层半导体结构，包括：多个叠层垂直形成于一基板上且相互平行，这些叠层其中之一包括多个多层柱体，各这些多层柱体包括多层绝缘层和多层导电层交替叠层而成；一介电层形成于这些叠层上；多个导电塞独立形成于该介电层处；和一金属氧化物半导体层形成于该介电层上，且该金属氧化物半导体层包括多个MOS结构分别与这些导电塞电性连接，各MOS结构包括：一图案化多晶硅层形成于该介电层上；一图案化氧化层形成于该图案化多晶硅层上；一栅极氧化物覆盖该图案化多晶硅层的侧壁；和一岛状栅极形成于该图案化氧化层上以覆盖该图案化氧化层和该栅极氧化物。