[发明专利]一种新型NORFlash译码电路

摘要

本发明提供了一种新型NOR Flash译码电路，所述电路由NMOS管阵列组成，其特征为第一横排NMOS管的漏极接不同的PS引线，栅极接相同的PG引线，源极与第二横排NMOS管的漏极相连，并分别引出字线WL；第二横排NMOS管的漏极与第一横排NMOS管的源极相连，栅极接相同的NG，源极与位于第三横排的NMOS管的漏极相连；第三横排只包含一个NMOS管，其漏极与第二横排的NMOS管的源极相连，栅极接片选信号CHIPG，源极接PG，通过只采用NMOS译码的方式，避免了引入PMOS所需的N阱，减小了电路面积，同时通过组合不同尺寸的NMOS管提高了电路的读取速度。

主权项

一种新型NOR Flash译码电路，所述电路由NMOS管阵列组成，其特征在于：第一横排NMOS管的漏极接不同的PS引线，栅极接相同的PG引线，源极与第二横排NMOS管的漏极相连，并分别引出字线WL；第二横排NMOS管的漏极与第一横排NMOS管的源极相连，栅极接相同的NG，源极与位于第三横排的NMOS管的漏极相连；第三横排只包含一个NMOS管，其漏极与第二横排的NMOS管的源极相连，栅极接片选信号CHIPG，源极接PG；所述第三横排NMOS管的宽长比大于所述第二横排NMOS管的宽长比，所述第二横排NMOS管的宽长比大于所述第一横排NMOS管的宽长比；当执行写操作时，对于选中的sector，PG引线端加5V至15V电压，NG端接0V电压，CHIPG端接电源电压，选中的PS引线端加4V至12V电压，未选中的PS端接0V电压；对于与选中的所述sector同一个bank的未选中sector，PG引线端加0V电压，NG端接电源电压，CHIPG端接电源电压，选中的PS引线端加4V至12V电压，未选中的PS端接0V电压；对于与选中的所述sector不同bank的未选中sector，PG引线端加0V电压，NG端接电源电压，CHIPG端接电源电压，PS端接0V电压；当执行擦除操作时，PS引线端均接0V电压，NG端接0V电压，PG引线端对于选中的sector接－5V至－12V电压，没有选中的接0V电压；CHIPG端对于选中的bank接0V电压，未选中的bank接－5V至－12V电压。