[发明专利]一种支持同步和异步传输模式的并行数据接口有效
申请号: | 201410826415.4 | 申请日: | 2014-12-25 |
公开(公告)号: | CN104461967B | 公开(公告)日: | 2018-03-06 |
发明(设计)人: | 周友宏;韩琼磊;黄光红;王秋实 | 申请(专利权)人: | 中国电子科技集团公司第三十八研究所 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 合肥市浩智运专利代理事务所(普通合伙)34124 | 代理人: | 丁瑞瑞 |
地址: | 230001 安徽省合*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种支持同步和异步传输模式的并行数据接口,其通过AHB总线和处理器进行通信。并行数据接口包括传输模块,实现并行数据接口和AHB总线之间的直接通信,对并行数据接口的所有命令及读写数据的传输都通过这个模块完成;参数配置模块,实现并行数据接口的所有参数配置;异步写先进先出模块,缓存所有从AHB总线过来的写命令和写数据;异步读先进先出模块,缓冲从外部存储期间读回来的数据;闪存控制模块,从异步写先进先出模块读取来自AHB总线的命令,实现AHB总线命令到处理器的闪存端口信号的转换;异步内存控制模块从异步写先进先出模块读取来自AHB总线命令,实现AHB总线命令到处理器的内存端口信号的转换。 | ||
搜索关键词: | 一种 支持 同步 异步 传输 模式 并行 数据 接口 | ||
【主权项】:
一种支持同步和异步传输模式的并行数据接口,其通过AHB总线和处理器进行通信,其特征在于:该并行数据接口包括传输模块、参数配置模块、异步写先进先出模块、异步读先进先出模块、闪存控制模块、异步内存控制模块;该传输模块用于实现该并行数据接口和该AHB总线之间的直接通信,对该并行数据接口的所有命令以及读写数据的传输都通过这个模块完成;该参数配置模块实现该并行数据接口的所有参数配置;该异步写先进先出模块用来缓存所有从AHB总线过来的写命令和写数据;该异步读先进先出模块用来缓冲从外部存储器读回来的数据;该闪存控制模块从该异步写先进先出模块读取来自AHB总线的命令,实现AHB总线命令到该处理器的闪存端口信号的转换;该异步内存控制模块从该异步写先进先出模块读取来自AHB总线命令,实现AHB总线命令到该处理器的内存端口信号的转换;其中,若在并行数据dma传输过程中,处理器DSP要取消本次dma传输,则可以发起dma取消命令,同时停止通过AHB总线向并行数据接口发送数据;在并行数据接口接收到dma取消命令之后,则启动dma取消处理程序;Flash write buffer操作在向flash发送真实的数据之前,需要flash发送几个字头,字头里面包含了此次需要发送的数据个数;如果在write buffer进行过程中停止向flash发送数据,则flash器件就会停留在某个状态而无法回到初始状态;以后的时间内如果向一个不处于初始状态的flash器件发送命令则会产生不可预知的结果;所以并行数据接口会自行产生数据,将此次write buffer剩余的地址写入全F,NOR flash的初始状态是全F,实际上数据不变;这样在这次write buffer结束之后,flash器件就会回到初始状态,可以发起下一次dma操作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十八研究所,未经中国电子科技集团公司第三十八研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410826415.4/,转载请声明来源钻瓜专利网。