[发明专利]一种模数转换器及模数转换方法有效
| 申请号： | 201410836902.9 | 申请日： | 2014-12-26 |
| 公开（公告）号： | CN104702285B | 公开（公告）日： | 2018-10-12 |
| 发明（设计）人： | 杨金达;周立人 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开一种模数转换器以及模数转换方法，所述模数转换器包括：时钟生成器，包括M个传输门，所述M个传输门用于接收周期性的第一时钟信号，并分别对所述第一时钟信号进行选通控制，生成M个第二时钟信号，其中，M为大于等于2的整数，所述第一时钟信号的每个周期中包括M个时钟脉冲，所述M个第二时钟信号的周期与所述第一时钟信号的周期相等，且所述M个第二时钟信号的每个周期中分别包括所述M个时钟脉冲中的一个时钟脉冲；以时间交织方式配置的M个ADC通道，用于接收一个模拟信号，并分别在所述M个第二时钟信号的控制下，对所述模拟信号进行采样以及模数转换，得到M个数字信号，其中每个ADC通道分别对应所述M个第二时钟信号中的一个时钟信号；加法器，用于在数字域对所述M个数字信号相加，得到一个数字输出信号。 | ||
| 搜索关键词： | 时钟信号 模数转换器 模数转换 时钟脉冲 模拟信号 数字信号 传输门 数字输出信号 时钟生成器 方式配置 时间交织 选通控制 加法器 数字域 采样 相等 相加 | ||
【主权项】：
1.一种模数转换器ADC，其特征在于，包括：时钟生成器，包括M个传输门，所述M个传输门用于接收周期性的第一时钟信号，并分别基于M路控制信号对所述第一时钟信号进行选通控制，生成M个第二时钟信号，其中，M为大于等于2的整数，所述第一时钟信号的每个周期中包括M个时钟脉冲，所述M个第二时钟信号的周期与所述第一时钟信号的周期相等，且每个第二时钟信号的每个周期中分别包括所述M个时钟脉冲中的一个时钟脉冲；M个ADC通道，用于接收一个模拟信号，并分别在所述M个第二时钟信号的控制下，对所述模拟信号进行采样以及模数转换，得到M个数字信号，其中每个ADC通道分别对应所述M个第二时钟信号中的一个时钟信号；加法器，用于在数字域对所述M个数字信号相加，得到一个数字输出信号，所述M个传输门中包括至少一个互补金属氧化物半导体CMOS传输门，所述至少一个CMOS传输门包括：PMOS管以及NMOS管，其中：所述PMOS管的源极与所述NMOS的漏极以及所述至少一个CMOS传输门的信号输入端连结于一点，所述PMOS管的漏极与所述NMOS管的源极以及所述至少一个CMOS传输门的信号输出端连结于一点，或者，所述PMOS管的源极与所述NMOS的源极以及所述至少一个CMOS传输门的信号输入端连结于一点，所述PMOS管的漏极与所述NMOS管的漏极以及所述至少一个CMOS传输门的信号输出端连结于一点；所述信号输入端用于接收所述第一时钟信号，所述PMOS管的栅极和所述NMOS管的栅极分别作为所述至少一个CMOS传输门控制端，用于在所述控制信号的作用下，对所述第一时钟信号进行选通控制，以在所述信号输出端得到一个第二时钟信号并输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410836902.9/，转载请声明来源钻瓜专利网。
