[发明专利]量子点的制造方法在审
申请号: | 201410837904.X | 申请日: | 2014-12-24 |
公开(公告)号: | CN104599948A | 公开(公告)日: | 2015-05-06 |
发明(设计)人: | 王全 | 申请(专利权)人: | 上海集成电路研发中心有限公司;成都微光集电科技有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人: | 吴世华;林彦之 |
地址: | 201210 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种量子点的制造方法,利用在光刻刻蚀后第一图形化材料层线条的两侧形成第一侧墙,第一侧墙厚度即为后续制得量子点的一维尺寸,随后在第二图形化材料层的两侧形成第二侧墙,第二侧墙厚度即为量子点另一个一维尺寸,由此来精确控制量子点的大小,而通过第一图形化材料层线条和第二图形化材料层线条的位置及宽度,可以精确控制量子点的位置和间距。本发明适用于大规模生产制造。 | ||
搜索关键词: | 量子 制造 方法 | ||
【主权项】:
一种量子点的制造方法,其特征在于,其包括以下步骤:步骤S01,在硅衬底上依次形成电子材料层、第一硬掩模层、第二硬掩模层、第一图形化材料层;步骤S02,光刻刻蚀所述第一图形化材料层停留在所述第二硬掩模层上,形成第一图形化材料层线条;步骤S03,在所述第一图形化材料层线条两侧形成第一侧墙,随后去除第一侧墙中间的第一图形化材料层线条;步骤S04,以所述第一侧墙为掩模刻蚀所述第二硬掩模层,形成第二硬掩模层线条;步骤S05,在形成有第二硬掩模层线条的硅衬底上形成第二图形化材料层;步骤S06,光刻刻蚀所述第二图形化材料层停留在所述第一硬掩模层上,形成与所述第二硬掩模层线条相交的第二图形化材料层线条;步骤S07,在所述第二图形化材料层线条两侧形成第二侧墙,随后去除第二侧墙中间的第二图形化材料层线条;步骤S08,以所述第二侧墙为掩模刻蚀所述第二硬掩模层,形成第二硬掩模层块;步骤S09,以所述第二硬掩模层块为掩模刻蚀所述第一硬掩模层以及电子材料层,并去除所有第一硬掩模层和第二硬掩模层,形成电子材料的量子点。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司;成都微光集电科技有限公司;,未经上海集成电路研发中心有限公司;成都微光集电科技有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410837904.X/,转载请声明来源钻瓜专利网。
- 上一篇:低温多晶硅TFT基板的制作方法及其结构
- 下一篇:熔断器自动化生产工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造