[发明专利]一种晶体管级低功耗CMOS AND/XOR门电路

摘要

本发明公开了一种晶体管级低功耗CMOS AND/XOR门电路，特点是利用两个桥式结构，结合静态CMOS结构电路的优点，由第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管构成的PMOS桥式一结构；由第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管构成的NMOS桥式一结构；第四PMOS管和第六PMOS管构成的PMOS桥式二结构；第五NMOS管和第六NMOS管构成的NMOS桥式二结构，避免了短路功耗和亚阈功耗的产生，有效地降低了电路的功耗；本发明相比其它相同功能的电路，功耗改善量高达15％，功耗延迟积(PDP)的改善量高达31％。

主权项

一种晶体管级低功耗CMOS AND/XOR门电路，其特征在于由第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管组成，所述的第一PMOS管的源极和所述的第四PMOS管的源极并接于电源输入端，所述的第一PMOS管的栅极与第二输入信号的反相信号连接，所述的第三PMOS管的栅极与第一输入信号的反相信号连接，所述的第四PMOS管的栅极与第三输入信号的反相信号连接，所述的第三PMOS管的源极与所述第一PMOS管的漏极及所述的第二PMOS管的源极并接，所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第五PMOS管的源极及所述的第六PMOS管的源极并接，所述的第二PMOS管的栅极与第二输入信号连接，所述的第五PMOS管的栅极与第三输入信号连接，所述的第六PMOS管的栅极与第一输入信号连接，所述第一NMOS管的漏极、所述的第四NMOS管的漏极、所述的第六NMOS管的漏极与所述的第二PMOS管的漏极、所述的第五PMOS管的漏极、所述的第六PMOS管的漏极并接于输出端，所述的第一NMOS管的栅极与第二输入信号的反相信号连接，所述的第五NMOS管的栅极与第三输入信号的反相信号连接，所述的第六NMOS管的栅极与第一输入信号的反相信号连接，所述的第一NMOS管的源极和所述的第二NMOS管的漏极、所述的第三NMOS管的源极并接，所述的第二NMOS管的栅极与第二输入信号连接，所述的第三NMOS管的栅极与第一输入信号连接，所述的第四NMOS管的栅极与第三输入信号连接，所述的第二NMOS管的源极与所述的第五NMOS管的源极并接于地，所述的第三NMOS管的漏极、所述的第四NMOS管的源极、所述的第五NMOS管的漏极和所述的第六NMOS管的源极并接。