[发明专利]分栅式闪存及其制作方法在审
申请号: | 201410854942.6 | 申请日: | 2014-12-30 |
公开(公告)号: | CN104465664A | 公开(公告)日: | 2015-03-25 |
发明(设计)人: | 刘宪周 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L27/115 | 分类号: | H01L27/115;H01L21/8247 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 董世蕊;骆苏华 |
地址: | 201203 上海市浦东新*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种分栅式闪存及其制作方法。所述分栅式闪存包括:半导体衬底,包括源线和位线;字线;第一存储位单元,位于字线和源线之间的半导体衬底上,从下至上依次包括:第一浮栅介质层、第一浮栅、第一控制栅介质层、第一控制栅、第一阻挡层和第一硅化钨层;第二存储位单元,位于字线和位线之间的半导体衬底上,从下至上依次包括:第二浮栅介质层、第二浮栅、第二控制栅介质层、第二控制栅、第二阻挡层和第二硅化钨层;隧穿氧化层;三个金属硅化层,分别设置于源线上、位线上和字线上;五个金属插塞,分别设置于第一硅化钨层上、第二硅化钨层上以及三个金属硅化层上。本发明可减少控制栅上金属插塞的数量,最终减小分栅式闪存的面积。 | ||
搜索关键词: | 分栅式 闪存 及其 制作方法 | ||
【主权项】:
一种分栅式闪存,其特征在于,包括:半导体衬底,所述半导体衬底中具有间隔设置的源线和位线;字线,设置于所述源线和所述位线之间的半导体衬底上;第一存储位单元,位于所述字线和所述源线之间的半导体衬底上,所述第一存储位单元从下至上依次包括:第一浮栅介质层、第一浮栅、第一控制栅介质层、第一控制栅、第一阻挡层和第一硅化钨层;第二存储位单元,位于所述字线和所述位线之间的半导体衬底上,所述第二存储位单元从下至上依次包括:第二浮栅介质层、第二浮栅、第二控制栅介质层、第二控制栅、第二阻挡层和第二硅化钨层;隧穿氧化层,位于所述字线与所述半导体衬底、所述字线与所述第一存储位单元之间以及所述字线与所述第二存储位之间;三个金属硅化层,分别设置于所述源线上、所述位线上和所述字线上;五个金属插塞,分别设置于所述第一硅化钨层上、所述第二硅化钨层上以及三个所述金属硅化层上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410854942.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的