[发明专利]嵌入式闪存的形成方法在审
申请号: | 201410857351.4 | 申请日: | 2014-12-30 |
公开(公告)号: | CN104465525A | 公开(公告)日: | 2015-03-25 |
发明(设计)人: | 王哲献;高超;江红;李冰寒 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 张亚利;骆苏华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种嵌入式闪存的形成方法,包括:提供半导体衬底,半导体衬底包括存储区域和外围电路区域;在半导体衬底的存储区域上形成栅极堆叠层;在栅极堆叠层上形成间隔排列的侧墙;沿着侧墙之间的间隔刻蚀栅极堆叠层,以在栅极堆叠层内形成沟槽;在沟槽以及间隔内形成字线栅;在字线栅上形成保护层,保护层为多层堆叠结构;在半导体衬底的外围电路区域形成逻辑电路的器件;形成逻辑电路的器件之后,以侧墙、字线栅、以及剩余的保护层为掩模刻蚀栅极堆叠层,以形成栅极结构。本发明解决了下述问题:现有嵌入式闪存的形成方法中,在形成栅极结构的过程中,字线栅的顶部会被去除,对闪存的结构造成破坏。 | ||
搜索关键词: | 嵌入式 闪存 形成 方法 | ||
【主权项】:
一种嵌入式闪存的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括存储区域和外围电路区域;在所述半导体衬底的存储区域上形成栅极堆叠层;在所述栅极堆叠层上形成间隔排列的侧墙;沿着所述侧墙之间的间隔刻蚀所述栅极堆叠层,以在所述栅极堆叠层内形成沟槽;在所述沟槽以及间隔内形成字线栅;在所述字线栅上形成保护层,所述保护层为多层堆叠结构;在所述半导体衬底的外围电路区域形成逻辑电路的器件;形成所述逻辑电路的器件之后,以所述侧墙、字线栅、以及剩余的保护层为掩模刻蚀所述栅极堆叠层,以形成栅极结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410857351.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造