[实用新型]船用连续导航波雷达FPGA-DSP接口模块

摘要

本实用新型公开了一种船用连续导航波雷达FPGA-DSP接口模块，它包括命令寄存器A、FIFO缓存器A、数据选择器、命令寄存器B、FIFO缓存器B、DSP和MicroBlaze处理器；命令寄存器A的命令输出端与FIFO缓存器A连接，数据选择器的数据输出端与FIFO缓存器A相连，FIFO缓存器A待检数据输出端与DSP相连；命令寄存器B命令输出端与FIFO缓存器B连接，DSP的目标数据输出端与FIFO缓存器B相连，FIFO缓存器B的输出端与MicroBlaze处理器连接。本实用新型能够缓存FPGA处理的数据并向DSP发送数据，缓存DSP处理的数据并向FPGA的网络通信接口发送数据，提高数据传输速率。

主权项

船用连续导航波雷达FPGA‑DSP接口模块，其特征在于：它包括命令寄存器A、FIFO缓存器A、数据选择器、命令寄存器B、FIFO缓存器B、DSP和MicroBlaze处理器；命令寄存器A的输入端分别与输入命令和命令使能端相连，命令寄存器A的命令输出端与FIFO缓存器A连接，数据选择器的输入端分别与输入数据、数据使能端和量程数据连接，数据选择器的数据输出端与FIFO缓存器A相连，FIFO缓存器A命令输出端输出的FIFO满信号产生中断信号中断DSP，FIFO缓存器A待检数据输出端与DSP相连，DSP的两路dspce信号输出端和一路dspaddr信号输出端分别与FIFO缓存器A连接；命令寄存器B的输入端分别与角度数据、量程数据和自检数据相连，命令寄存器B命令输出端与FIFO缓存器B连接，DSP的目标数据输出端、dspce信号输出端、dspwe信号输出端和dspaddr信号输出端分别与FIFO缓存器B相连，FIFO缓存器B命令输出端输出的FIFO空信号产生网络使能信号网络使能MicroBlaze处理器，FIFO缓存器B的数据输出端和数据总数输出端分别与MicroBlaze处理器连接，MicroBlaze处理器的读使能输出端与FIFO缓存器B相连。