[实用新型]低成本高可靠性的高速网络通讯芯片测试电路有效
| 申请号： | 201420051437.3 | 申请日： | 2014-01-26 |
| 公开（公告）号： | CN203761409U | 公开（公告）日： | 2014-08-06 |
| 发明（设计）人： | 周昱;魏敬和;雷淑岚;于宗光 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | H04B17/00 | 分类号： | H04B17/00;H04L1/00 |
| 代理公司： | 无锡市大为专利商标事务所(普通合伙) 32104 | 代理人： | 殷红梅 |
| 地址： | 214035 江苏省无*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种低成本高可靠性的高速网络通讯芯片测试电路，本实用新型由数据包有效载荷生成电路生成所需的发送有效载荷数据，数据包检测电路对接收数据包进行数据包包头及数据包包尾检测，第二循环冗余校验码生成电路生成第二CRC校验码，比较电路对第二CRC校验码与预设CRC码比较，通过接收数据包CRC错误计数器对比较的结果进行计数，通过读取发送数据计数器、发送数据包字节数计数器、接收数据包计数器、接收数据包字节数计数器及接收数据包CRC错误计数器内的计数值判断测试结果，操作方便，提高测试效率及精度，可以不依赖于专业仪器和其他任何测试装置而对高速网络通讯芯片进行测试，降低测试成本，提高测试效率，安全可靠。 | ||
| 搜索关键词： | 低成本 可靠性 高速 网络通讯 芯片 测试 电路 | ||
【主权项】：
一种低成本高可靠性的高速网络通讯芯片测试电路，其特征是，包括数据包有效载荷生成电路（104），所述数据包有效载荷生成电路（104）与数据包生成电路（101）的输入端及控制电路（100）的输出端连接，控制电路（100）的输出端还与数据包生成电路（100）、第一循环冗余校验码生成电路（105）、数据包检测电路（106）及第二循环冗余校验码生成电路（107）连接；数据包检测电路（106）的输出端分别与接收数据包计数器（134）、接收数据包字节数计数器（108）及第二循环冗余校验码生成电路（107）连接，第二循环冗余校验码生成电路（107）的输出端与比较电路（109）连接，比较电路（109）的输出端与接收数据包CRC错误计数器（110）连接，数据包生成电路（101）的输出端与发送数据包计数器（102）及发送数据包字节数计数器（103）连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420051437.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种含有5-氟尿嘧啶的药物组合物及其应用
- 下一篇：流量补气板
