[实用新型]用于提供多路27MHz的时钟电路

摘要

本实用新型揭示了一种用于提供多路27MHz的时钟电路，包括时钟生成电路和时钟驱动电路。其中，时钟生成电路包括一个时钟输出口，时钟驱动电路包括时钟驱动芯片、一个FPGA输出口和多个参考输出口。时钟驱动芯片包括一个时钟输入端和多个输出端。时钟输入端连接时钟生成电路的时钟输出口，第一输出端连接第一电阻，第一电阻连接第一参考输出口。第九、第八、第七、第六输出端的连接方式与第一输出端类似，以此类推。第五电阻连接第五参考输出口，第五输出端连接第六电阻，第六电阻连接FPGA输出口。采用了本实用新型的技术方案，通过在电路中增加时钟驱动电路，使压控振荡器在驱动ASI模块和FPGA模块时具有更好的驱动能力，从而降低时钟信号的抖动。

主权项

一种用于提供多路27MHz的时钟电路，包括时钟生成电路和时钟驱动电路，其特征在于：所述时钟生成电路包括一个时钟输出口，所述时钟驱动电路包括时钟驱动芯片、一个FPGA输出口和多个参考输出口，其中所述时钟驱动芯片包括一个时钟输入端和多个输出端；所述时钟输入端连接时钟生成电路的时钟输出口，第一输出端连接第一电阻，第一电阻连接第一参考输出口，第九输出端连接第二电阻，第二电阻连接第二参考输出口，第八输出端连接第三电阻，第三电阻连接第三参考输出口，第七输出端连接第四电阻，第四电阻连接第四参考输出口，第六输出端连接第五电阻，第五电阻连接第五参考输出口，第五输出端连接第六电阻，第六电阻连接FPGA输出口。