[实用新型]基于native晶体管的高电源抑制带隙基准源

摘要

基于native晶体管的高电源抑制带隙基准源，属于电源领域，本实用新型为解决传统带隙基准源的电源抑制问题比较严重；无法有效降低的问题。本实用新型包括误差放大器A、native NMOS晶体管M_NA1、NMOS晶体管MN1、MN2、MN3、PMOS晶体管MP1、MP2、PNP型三极管Q1、Q2、R1、R2和R3；MP1源极、MN3漏极和M_NA1漏极连接VDD；MP1、MP2、MN1和MN2依次串联后接地；MN3栅极连接公共节点VG；M_NA1栅极连接R2、R3和基准源输出端VREF；M_NA1栅极连接A输出端；A同相输入端连R2和Q1，A反相输入端连R1、R3和Q2。

主权项

基于native晶体管的高电源抑制带隙基准源，其特征在于，它包括误差放大器A、native NMOS晶体管M_NA1、NMOS晶体管MN1、NMOS晶体管MN2、NMOS晶体管MN3、PMOS晶体管MP1、PMOS晶体管MP2、PNP型三极管Q1、PNP型三极管Q2、电阻R1、电阻R2和电阻R3；PMOS晶体管MP1的源极、NMOS晶体管MN3的漏极和Native NMOS晶体管M_NA1的漏极同时连接电源VDD；PMOS晶体管MP1的栅极和PMOS晶体管MP2的栅极同时接地GND；PMOS晶体管MP1的漏极连接PMOS晶体管MP2的源极；NMOS晶体管MN3的栅极同时连接PMOS晶体管MP2的漏极、NMOS晶体管MN1的漏极及其栅极；NMOS晶体管MN1的源极连接NMOS晶体管MN2的漏极及其栅极，NMOS晶体管MN2的源极接地；Native NMOS晶体管M_NA1的栅极连接误差放大器A的输出端VO；Native NMOS晶体管M_NA1的源极同时连接NMOS晶体管MN3的源极、电阻R2的一端、电阻R3的一端和带隙基准源的输出端VREF；电阻R2的另一端同时连接误差放大器A的同相输入端和PNP型三极管Q1的发射极，PNP型三极管Q1的基极和集电极同时连接GND；电阻R3的另一端同时连接误差放大器A的反相输入端和电阻R1的一端，电阻R1的另一端连接PNP型三极管Q2的发射极；PNP型三极管Q2的基极和集电极连接GND。