[实用新型]基于高性能BW100芯片的SAR并行处理装置有效
| 申请号： | 201420298373.7 | 申请日： | 2014-06-06 |
| 公开（公告）号： | CN203950307U | 公开（公告）日： | 2014-11-19 |
| 发明（设计）人： | 孙晓晖;孙家敬;史鸿生;姚虹;齐子国;丁泉 | 申请（专利权）人： | 中国电子科技集团公司第三十八研究所 |
| 主分类号： | G06F15/167 | 分类号： | G06F15/167 |
| 代理公司： | 合肥金安专利事务所 34114 | 代理人： | 吴娜 |
| 地址： | 230088 安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种基于高性能BW100芯片的SAR并行处理装置，包括一个主BW100芯片和一个从BW100芯片，二者之间通过一个LINK口相连，二者分别通过2路LINK口与FPGA控制器的输入输出端相连，FPGA控制器外挂DDR3存储器作为共享内存，FPGA控制器的输入输出端还分别与第一、二QDRIISRAM存储器的输入输出端相连。本实用新型采用BW100芯片作为SAR成像处理核心处理器，具有并行计算能力强、数据通讯能力强，整体性能优越，适用于SAR实时成像处理领域。 | ||
| 搜索关键词： | 基于 性能 bw100 芯片 sar 并行 处理 装置 | ||
【主权项】：
基于高性能BW100芯片的SAR并行处理装置，其特征在于：包括一个主BW100芯片和一个从BW100芯片，二者之间通过一个LINK口相连，二者分别通过两路LINK口与FPGA控制器（1）的输入输出端相连，FPGA控制器（1）外挂DDR3存储器作为共享内存，FPGA控制器（1）的输入输出端还分别与第一、二QDRII SRAM存储器的输入输出端相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十八研究所，未经中国电子科技集团公司第三十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420298373.7/，转载请声明来源钻瓜专利网。
- 上一篇：自摩擦配重式放卷车
- 下一篇：一种随机序列信号发生器
