[实用新型]一种基于DDS的高频雷达应答器有效
| 申请号： | 201420348876.0 | 申请日： | 2014-06-27 |
| 公开（公告）号： | CN203930051U | 公开（公告）日： | 2014-11-05 |
| 发明（设计）人： | 周浩;方繁;文必洋;田应伟;谭剑 | 申请（专利权）人： | 武汉大学 |
| 主分类号： | G01S7/40 | 分类号： | G01S7/40 |
| 代理公司： | 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 | 代理人： | 赵丽影;肖明洲 |
| 地址： | 430072 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种基于DDS的高频雷达应答器，包括GPS同步电路、PLL电路、DDS电路、FPGA控制电路、发射电路。通过GPS电路提供的时间基准，在雷达信号发射时刻延时一定时间后，触发DDS电路产生与雷达信号参数相同且相位随扫频周期递增一个固定值的模拟回波信号并经发射电路发射，GPS同步电路很好地实现了应答器与雷达时钟同步，很好地解决了接收机通道相位校准的难题。本实用新型主要用于高频雷达系统，其体积小，方便携带，本实用新型为实现接收机通道校准和雷达系统设备与算法检验提供一个效果更好、效率更高的硬件平台。 | ||
| 搜索关键词： | 一种 基于 dds 高频 雷达 应答器 | ||
【主权项】：
一种基于DDS的高频雷达应答器，其特征在于：包括GPS同步电路、PLL电路、DDS电路、FPGA控制电路、发射电路；GPS同步电路的输出端分别与PLL电路的输入端、FPGA控制电路的的输入端相连；PLL电路的输出端与DDS电路的输入端相连；FPGA控制电路的输出端分别与PLL电路的输入端、DDS电路的输入端、发射电路的控制端相连；DDS电路的输出端与发射电路的输入端相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉大学，未经武汉大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420348876.0/，转载请声明来源钻瓜专利网。
