[实用新型]一种FPGA的存储器配置电路有效
| 申请号： | 201420510128.8 | 申请日： | 2014-09-02 |
| 公开（公告）号： | CN204046568U | 公开（公告）日： | 2014-12-24 |
| 发明（设计）人： | 朱东进;于正永 | 申请（专利权）人： | 淮安信息职业技术学院 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 223005 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种FPGA的存储器配置电路，包括：PROM芯片设置有CLK引脚、TMS引脚、TDI引脚、TCK引脚、DO引脚、TDO引脚、CF引脚；CLK引脚接FPGA器件的配置时钟信号CCLK引脚；TMS引脚接FPGA器件的测试模式选择信号TMS引脚；TDI引脚接FPGA器件的测试数据输入信号TDI引脚；TCK引脚接FPGA器件的测试时钟信号TCK引脚；DO引脚接FPGA器件的配置数据输入信号DIN引脚；TDO引脚接FPGA器件的测试数据输出信号TDO引脚；CF引脚接FPGA器件的编程使能信号PROGARMn引脚。本实用新型解决了现有存储器无法直接满足FPGA器件的不同配置模式需求的问题，实现了FPGA器件的JTAG和串行模式配置。 | ||
| 搜索关键词： | 一种 fpga 存储器 配置 电路 | ||
【主权项】：
一种FPGA的存储器配置电路，其特征在于，所述FPGA的存储器配置电路包括：PROM芯片，设置有CLK引脚、CE引脚、TMS引脚、TDI引脚、TCK引脚、DO引脚、TDO引脚、CF引脚、OE/RESET引脚；所述CLK引脚接FPGA器件的配置时钟信号CCLK引脚；所述CE引脚接FPGA器件的配置完成信号DONE引脚；所述TMS引脚接FPGA器件的测试模式选择信号TMS引脚；所述TDI引脚接FPGA器件的测试数据输入信号TDI引脚；所述TCK引脚接FPGA器件的测试时钟信号TCK引脚；所述DO引脚接FPGA器件的配置数据输入信号DIN引脚；所述TDO引脚接FPGA器件的测试数据输出信号TDO引脚；所述CF引脚接FPGA器件的编程使能信号PROGARMn引脚；所述OE/RESET引脚接FPGA器件的配置初始化信号INI Tn引脚。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于淮安信息职业技术学院，未经淮安信息职业技术学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420510128.8/，转载请声明来源钻瓜专利网。
- 上一篇：网络终端
- 下一篇：高频陶瓷表面贴装声表面横波谐振滤波器
