[实用新型]一种串行双端复制位线电路有效
| 申请号： | 201420769478.6 | 申请日： | 2014-12-08 |
| 公开（公告）号： | CN204257213U | 公开（公告）日： | 2015-04-08 |
| 发明（设计）人： | 彭春雨;李正平;谭守标;陶有武;卢文娟;闫锦龙;周永亮;陈军宁 | 申请（专利权）人： | 安徽大学 |
| 主分类号： | G11C11/412 | 分类号： | G11C11/412;G11C7/18 |
| 代理公司： | 北京凯特来知识产权代理有限公司 11260 | 代理人： | 郑立明;李闯 |
| 地址： | 230601 安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种串行双端复制位线电路，当时钟信号有效时，由于时钟信号线CK直接连接到2N个放电单元RC的第一时钟信号端CK1上，因此与放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，由于第一复制位线RBL通过第一反相器I1连接到2N个放电单元RC的第二时钟信号端CK2上，因此与放电单元RC的第二位线信号端BLB连接的第二复制位线RBLB放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本实用新型实施例能够提高SRAM时序产生电路工艺容忍能力，可以在不影响位线预充时间的情况下将工艺偏差降低为传统复制位线的1/2。 | ||
| 搜索关键词： | 一种 串行 复制 电路 | ||
【主权项】：
一种串行双端复制位线电路，其特征在于，由时序复制模块和存储阵列模块构成；所述的时序复制模块包括：第一复制位线RBL、第二复制位线RBLB、第三PMOS管P3、第四PMOS管P4、第一反相器I1、第二反相器I2、2N个放电单元RC以及多个冗余单元DC；时钟信号线CK与第三PMOS管P3的栅极和第四PMOS管P4的栅极电连接；第三PMOS管P3的源极和第四PMOS管P4的源极均与电源电压VDD电连接；第三PMOS管P3的漏极与第一复制位线RBL电连接；第四PMOS管P4的漏极与第二复制位线RBLB电连接；冗余单元DC的第一位线信号端BL均与第一复制位线RBL电连接，冗余单元DC的第二位线信号端BLB均与第二复制位线RBLB电连接，而冗余单元DC的第一字线控制信号端WLL和第二字线控制信号端WLR均接地；2N个放电单元RC的第一位线信号端BL均与第一复制位线RBL电连接，2N个放电单元RC的第二位线信号端BLB均与第二复制位线RBLB电连接，而2N个放电单元RC的第一时钟信号端CK1均与时钟信号线CK电连接，2N个放电单元RC的第二时钟信号端CK2通过第一反相器I1与第一复制位线RBL电连接；第四PMOS管P4的漏极通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽大学，未经安徽大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420769478.6/，转载请声明来源钻瓜专利网。
