[发明专利]用在集成电路中的可扫描存储元件及相关联的操作方法

摘要

在一个示例实施例中，可扫描存储元件(200)包括输入电路(260)，其基于数据输入(D)和扫描输入(SD)在第一节点(278)处提供第一信号，其中扫描输入在功能模式中可以具有上拉逻辑。输入电路(260)包括：包括接收数据输入(D)的开关(262)和接收扫描使能输入(SCAN)的开关(264)的第一上拉路径(262,264)、包括接收扫描输入(SD)的开关(266)的第二上拉路径(266,268)、包括接收扫描使能输入(SCAN)的开关(270)和接收扫描输入(SD)的开关(272)的第一下拉路径(270,272)和包括接收数据输入(D)的开关(276)的第二下拉路径(274,276)。存储元件(200)包括经配置以响应于第一信号在第二节点(145)处提供第二信号的移位电路(150)，和扫描输出缓冲器(320)，其耦合至第二节点(145)并且经配置以响应于第二信号在扫描输出端子(310)处提供扫描输出(SQ)。

主权项

1.一种用在集成电路即IC中的可扫描存储元件，所述可扫描存储元件包括：输入电路，其经配置以响应于数据输入和扫描输入中的一个在第一节点处提供第一信号，在功能模式中所述扫描输入具有上拉逻辑，所述输入电路包括：包括接收所述数据输入的第一开关和接收扫描使能输入的第二开关的第一上拉路径；包括接收所述扫描输入的第三开关的第二上拉路径，所述第一上拉路径和所述第二上拉路径耦合在电源和所述第一节点之间；包括接收所述扫描使能输入的第四开关和接收所述扫描输入的第五开关的第一下拉路径；和包括接收所述数据输入的第六开关的第二下拉路径，所述第一下拉路径和所述第二下拉路径耦合在所述第一节点和基准电源之间；与所述第一节点耦合的移位电路，所述移位电路包括一个或更多时序组件并且经配置以响应于所述第一信号在第二节点处提供第二信号；耦合至所述第二节点以接收所述第二信号的扫描输出缓冲器，所述扫描输出缓冲器经配置以响应于所述第二信号在扫描输出端子处提供扫描输出，其中在所述功能模式中所述扫描输出是所述上拉逻辑和下拉逻辑中的一种并且在移位模式中所述扫描输出对应于所述扫描输入，其中所述扫描输出缓冲器包括：具有p‑沟道MOS晶体管即PMOS晶体管和n‑沟道MOS晶体管即NMOS晶体管的反相器，所述反相器的输出端耦合至所述扫描输出端子；第一MOS晶体管，其源极耦合至所述电源、漏极耦合至所述PMOS晶体管的源极并且栅极耦合至反相扫描使能输入；和第二MOS晶体管，其源极耦合至所述基准电源、漏极耦合至所述扫描输出端子并且栅极耦合至所述反相扫描使能输入，其中所述第二MOS晶体管经配置以在所述功能模式中响应于所述反相扫描使能输入而下拉所述扫描输出端子。