[发明专利]具有命中及多命中检测的混合动态‑静态编码器

摘要

本文所描述的混合动态‑静态编码器组合动态及静态逻辑以在具有等效逻辑延迟的情况下提供相对于完全动态编码器的区域节省、电力节省及泄漏节省。举例来说，所述混合动态‑静态编码器包含恒等的顶部半部及底部半部，所述顶部半部及底部半部经组合以产生最终经编码索引输出、命中输出及多命中输出。每一编码器半部将动态网用于每一索引位，其中与搜索关键字匹配的行被加圆点。如果行已被加圆点以指示所述行与所述搜索关键字匹配，那么与其相关联的所述动态网经评估以反映与所述行相关联的索引。因此，所述混合动态‑静态编码器具有一组缩减的较小动态网，其充分利用横越索引动态网、命中动态网及多命中动态网的冗余下拉结构。

主权项

一种混合动态‑静态编码器，其包括：阵列结构，其具有X个行，所述行各自耦合到多个装置活动区域DAA列及相应匹配线，所述相应匹配线经断言以指示所述行对应于所述阵列结构中的与搜索关键字匹配的条目或未经断言以指示对应于所述行的所述条目与所述搜索关键字失配，其中每一DAA列包括容纳以下各者的物理区域：多个动态网；X个动态下拉装置，其耦合到所述多个动态网，使得所述阵列结构中的所述X个行各自包含所述X个动态下拉装置中的一者且耦合到所述阵列结构中的与所述搜索关键字匹配的每一行的所述匹配线被断言；及静态电路，其耦合到所述多个动态网，其中所述静态电路包括多个多输入逻辑门，所述多输入逻辑门经配置以产生至少包含一或多个经编码索引信号及至少一个多命中检测信号的多个信号；及逻辑电路，其经配置以接收由每一DAA列中的所述静态电路产生的所述多个信号且至少导出指示是否所述阵列结构中的一或多个行与所述搜索关键字匹配的命中信号及指示是否所述阵列结构中的多个行与所述搜索关键字匹配的多命中信号。