[发明专利]沟槽栅MOS型半导体装置及其制造方法有效
| 申请号： | 201480013055.4 | 申请日： | 2014-07-24 |
| 公开（公告）号： | CN105027295B | 公开（公告）日： | 2018-02-06 |
| 发明（设计）人： | 小川惠理 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/28;H01L21/316;H01L29/423;H01L29/49;H01L29/739 |
| 代理公司： | 北京铭硕知识产权代理有限公司11286 | 代理人： | 王颖,金玉兰 |
| 地址： | 日本神奈*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在n型的半导体基板(14)的一个主面的表面层设置形成了n+型发射区(19)的p型基区(17)以及未形成n+型发射区(19)的p型浮置区(16)。p型基区(17)和p型浮置区(16)通过沟槽(15)而分离。通过层间绝缘膜(25)覆盖p型浮置区(16)，并且设置连接到p型基区(17)和n+型发射区(19)的发射电极(24)。在沟槽(15)内部，以夹着被绝缘膜(23)包围的空洞(26)的方式沿着沟槽(15)的两个侧壁的区域设置两个分割而成的多晶硅电极(21，22)，多晶硅电极(21，22)分别连接到不同的电极。由此，确保沟槽(15)内部的多晶硅电极(21，22)之间的绝缘并寻求降低应力的同时，能够抑制栅极电容的增加。 | ||
| 搜索关键词： | 沟槽 mos 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种沟槽栅MOS型半导体装置，其特征在于，具有：第二导电型浮置区，被配置在成为漂移层的第一导电型半导体基板的一个主面的表层，多个沟槽，从所述第一导电型半导体基板的表面达到预定的深度，第二导电型基区，形成于被夹在配置为平行图案的所述沟槽之间的所述第一导电型半导体基板的表层，通过所述沟槽而与所述第二导电型浮置区分离，第一导电型发射区，形成在所述第二导电型基区的表层，沿着所述沟槽与所述沟槽接触，以及发射电极，与所述第二导电型基区和所述第一导电型发射区接触，并且隔着层间绝缘膜而覆盖所述第二导电型浮置区；在所述沟槽的内部具有导电性多晶硅第一电极和导电性多晶硅第二电极，该导电性多晶硅第一电极和导电性多晶硅第二电极夹着被绝缘膜包围的空洞并沿着所述沟槽的两个侧壁彼此分离而形成，所述空洞的整体被夹在所述导电性多晶硅第一电极与所述导电性多晶硅第二电极之间，所述导电性多晶硅第一电极和所述导电性多晶硅第二电极分别连接到不同的电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480013055.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
