[发明专利]具有降低的保留电压的触发器

摘要

一种电路(100)包括响应于时钟信号(103)以及控制信号(104)的逻辑门(133)。该电路还包括触发器的主控级(101)。该电路进一步包括该触发器的响应于该主控级的从动级(102)。该电路进一步包括响应于该逻辑门并且配置成输出该时钟信号的经延迟版本的反相器(109)。该逻辑门的输出和该时钟信号的经延迟版本被提供给该触发器的主控级(101)和从动级(102)。该主控级响应于该控制信号来控制(122输出)该从动级。

主权项

1.一种电路，包括：响应于时钟信号和控制信号以形成反相经延迟时钟信号的第一逻辑门；具有由第一传送门门控的数据输入的触发器的主控级，所述主控级进一步包括用于驱动主控级输出的第二逻辑门；具有由第二传送门耦合到所述主控级的输入的所述触发器的从动级；其中所述第一传送门配置成响应于所述反相经延迟时钟信号被解除断言而被打开，并且其中所述第二传送门配置成响应于所述反相经延迟时钟信号被解除断言而被关闭，以及其中所述第二逻辑门响应于所述控制信号的断言来控制所述触发器的模式，所述触发器的模式选自包括设置模式和重置模式的集合。