[发明专利]半导体装置及其制造方法有效
| 申请号： | 201480021121.2 | 申请日： | 2014-07-11 |
| 公开（公告）号： | CN105122458B | 公开（公告）日： | 2018-02-02 |
| 发明（设计）人： | 田村隆博;大西泰彦 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/322;H01L21/329;H01L21/336;H01L29/06;H01L29/861;H01L29/868 |
| 代理公司： | 北京铭硕知识产权代理有限公司11286 | 代理人： | 王颖,金玉兰 |
| 地址： | 日本神奈*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种超结MOSFET，包括并列pn层(4)，包括多个pn结(6)并且其中设置在pn结(6)之间的n型漂移区(4a)和p型分隔区(4b)交替地布置以彼此接触；MOS栅结构，设置于并列pn层(4)的表面上；以及n型缓冲层，与相对置的主表面接触。缓冲层的杂质浓度等于或小于n型漂移区(4a)的杂质浓度。并列pn层(4)中的至少一个p型分隔区(4b)被杂质浓度比n型漂移区(4a)低的n‑区(4c)所替代。根据该结构，能够提供一种在反向恢复运行期间防止硬恢复波形中的急剧上升的超结MOSFET以及其制造方法。另外，能够提供一种能够降低反向恢复电流(Irp)和反向恢复时间(trr)，并且能够实现高速开关和低反向恢复损失的超结MOSFET及其制造方法。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种半导体装置，其特征在于，包括：并列pn层，设置在第一导电型的漏层的第一主表面上并包括多个pn结、第一导电型的漂移区和第二导电型的分隔区，其中，所述多个pn结沿垂直方向延伸且彼此平行，所述第一导电型的漂移区和所述第二导电型的分隔区设置在pn结之间并交替地布置以彼此接触；MOS栅结构，设置在所述并列pn层的第一主表面侧上；以及第一导电型的第一缓冲层，设置在所述并列pn层与所述漏层之间，其中，所述第一缓冲层的杂质浓度比所述漂移区低，所述并列pn层中的至少一个所述分隔区被杂质浓度比所述漂移区低的第一导电型区所替代，所述MOS栅结构包括设有第一导电型的源区的第二导电型的基区，所述第一导电型区与所述第二导电型的基区接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480021121.2/，转载请声明来源钻瓜专利网。
- 上一篇：改进的帽体结构
- 下一篇：一种塑料四合扣和金属四合扣安装工具
- 同类专利
- 专利分类
