[发明专利]FPGA互连中的细粒度功率门控有效
申请号: | 201480024842.9 | 申请日: | 2014-03-14 |
公开(公告)号: | CN105164921B | 公开(公告)日: | 2019-12-06 |
发明(设计)人: | 程程·王;迪简·马尔卡奥维克 | 申请(专利权)人: | 加利福尼亚大学董事会 |
主分类号: | H03K17/693 | 分类号: | H03K17/693;H03K19/173 |
代理公司: | 11262 北京安信方达知识产权代理有限公司 | 代理人: | 陆建萍;郑霞<国际申请>=PCT/US2 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了根据本发明的实施例的用于在逻辑和/或计算线路中的功率门控的系统和方法。在一个实施例中,用于细粒度功率门控的多路复用器包括第一电源电压和第二电源电压、多个输入、多个选择输入、被配置为选择多个输入中的一个的选择线路,其中多个输入中的一个是第一电源电压且选择输入中的一个是功率门控使能输入,包括PMOS晶体管和NMOS晶体管的输出反相器级,其中到反相器级的至少一个输入被提供给PMOS晶体管的栅极和NMOS晶体管的栅极且功率门控使能信号的选择将第一电源电压施加到PMOS晶体管的栅极并将PMOS晶体管置于截止运行模式。 | ||
搜索关键词: | fpga 互连 中的 细粒度 功率 门控 | ||
【主权项】:
1.一种多路复用器,其用于细粒度功率门控,所述多路复用器包括:/n用于接收第一电源电压的第一电源电压输入和用于接收第二电源电压的第二电源电压输入,其中,所述第一电源电压大于或等于所述第二电源电压;/n多个输入;/n多个选择输入;/n选择线路,其被配置成基于所述多个选择输入选择所述多个输入中的一个,其中所述选择线路包括多个通路晶体管,所述多个通路晶体管包括第一功率门控通路晶体管,其中每个通路晶体管包括与所述多个输入中的至少一个相关联并耦合的输入,以及与所述多个选择输入中的至少一个相关联并耦合的栅极,其中所述多个输入中的一个是所述第一电源电压,所述第一电源电压被耦合至所述第一功率门控通路晶体管,且所述多个选择输入中的一个是功率门控使能输入,所述功率门控使能输入被耦合至所述第一功率门控通路晶体管以使能所述第一功率门控通路晶体管;/n输出反相器级,其被耦合至所述选择线路的所述多个通路晶体管的输出,所述输出反相器级包括串联连接在所述第二电源电压和基准电压之间的PMOS晶体管和NMOS晶体管,其中到所述输出反相器级的至少一个输入经由所述选择线路的所述多个通路晶体管中的一个被提供给所述PMOS晶体管的栅极和所述NMOS晶体管的栅极且在所述PMOS晶体管和所述NMOS晶体管之间的连接形成反相输出;以及/n其中,所述选择线路被配置使得所述功率门控使能输入的选择将所述第一电源电压施加到所述PMOS晶体管的栅极并将所述PMOS晶体管置于截止运行模式;其中:/n所述选择线路的所述多个通路晶体管包括第二功率门控通路晶体管;/n所述多个输入中的一个是所述基准电压,所述基准电压被耦合至所述第二功率门控通路晶体管;/n到所述输出反相器级的所述至少一个输入包括被提供给所述PMOS晶体管的栅极的PMOS反相器输入,其中响应于所述功率门控使能输入的选择,所述第一电源电压被经由所述PMOS反相器输入和所述第一功率门控通路晶体管提供给所述PMOS晶体管的栅极,以将所述PMOS晶体管置于截止运行模式;/n到所述输出反相器级的所述至少一个输入包括被提供给所述NMOS晶体管的栅极的NMOS反相器输入,其中响应于所述功率门控使能输入的选择,来自所述基准电压的信号被经由所述NMOS反相器输入和所述第二功率门控通路晶体管提供给所述NMOS晶体管的栅极,以将所述NMOS晶体管置于截止运行模式;/n传输门,其被连接在所述PMOS晶体管的栅极和所述NMOS晶体管的栅极之间,并且被配置为响应于所述功率门控使能输入的选择而隔离所述PMOS晶体管的栅极和所述NMOS晶体管的栅极,使得所述PMOS反相器输入和所述NMOS反相器输入各自分别驱动所述PMOS晶体管的栅极和所述NMOS晶体管的栅极;/n其中,所述多个选择输入中的至少一个被设置为第一状态以禁用所述功率门控使能输入的选择。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于加利福尼亚大学董事会,未经加利福尼亚大学董事会许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201480024842.9/,转载请声明来源钻瓜专利网。