[发明专利]多寄存器存储器访问指令、处理器、方法和系统

摘要

处理器包括N位寄存器和接收多寄存器存储器访问指令的解码单元。多寄存器存储器访问指令指示存储器单元和寄存器。处理器包括与解码单元和与N位寄存器耦合的存储器访问单元。存储器访问单元响应于多寄存器存储器访问指令而执行多寄存器存储器访问操作。操作涉及在包括所指示的寄存器的N位寄存器的每一个中的N位数据。操作也涉及对应于所指示的存储器单元的存储器的MxN位线的不同的对应N位部分。在多寄存器存储器访问操作中涉及的N位寄存器中的N位数据的位的总数等于存储器的线的MxN位的至少一半。 1

主权项

1.一种处理器，包括：多个N位紧缩数据寄存器；解码单元，其接收多寄存器存储器访问指令，所述多寄存器存储器访问指令指示存储器单元并指示所述多个N位紧缩数据寄存器中的N位紧缩数据寄存器；以及存储器访问单元，其与所述解码单元耦合并与所述多个N位紧缩数据寄存器耦合，所述存储器访问单元响应于所述多寄存器存储器访问指令而执行多寄存器存储器访问操作，所述多寄存器存储器访问操作涉及：在包括所指示的N位紧缩数据寄存器的所述多个N位紧缩数据寄存器中的每一个N位紧缩数据寄存器中的N位紧缩数据的不同集合，其被执行以下中的一个：被从对应于所指示的存储器单元的存储器的MxN位线的不同的对应N位部分装入和被存储到对应于所指示的存储器单元的存储器的MxN位线的不同的对应N位部分，其中在所述多寄存器存储器访问操作中总共涉及的所述多个N位紧缩数据寄存器中的所述N位紧缩数据的不同集合的位的总数等于所述存储器的MxN位线的至少一半。