[发明专利]半导体存储装置在审
| 申请号： | 201480036504.7 | 申请日： | 2014-06-10 |
| 公开（公告）号： | CN105340018A | 公开（公告）日： | 2016-02-17 |
| 发明（设计）人： | 山本安卫 | 申请（专利权）人： | 株式会社索思未来 |
| 主分类号： | G11C11/41 | 分类号： | G11C11/41;G11C11/412;G11C11/413 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 柯瑞京 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体存储装置(1)包括由多个存储单元(MC)布置成矩阵状而成的存储单元阵列(MCA)，该半导体存储装置(1)包括读出字线(RWL)、读出位线(RBL)以及读出源极线(RSL)。多个存储单元分别包括：第一及第二反相器(INV1、INV2)，该第一及第二反相器(INV1、INV2)交叉耦合连接；第一晶体管(TR1)，该第一晶体管(TR1)连接在读出位线和读出源极线之间，而且所述第一晶体管(TR1)的栅极与第一反相器的输出端连接；第二晶体管(TR2)，该第二晶体管(TR2)与所述第一晶体管(TR1)串联，而且所述第二晶体管(TR2)的栅极与读出字线连接。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，其包括由多个存储单元布置成矩阵状而成的存储单元阵列，其特征在于：所述半导体存储装置包括：多条读出字线，其分别对应着所述存储单元阵列中的相应的行而设，并且与布置在该行上的多个存储单元共同连接；多条读出位线，其分别对应着所述存储单元阵列中的相应的列而设，并且与布置在该列上的多个存储单元共同连接；以及多条读出源极线，其分别对应着所述存储单元阵列中的相应的列而设，并且与布置在该列上的多个存储单元共同连接，所述多个存储单元分别包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器交叉耦合连接；第一晶体管，所述第一晶体管连接在与该存储单元对应的、读出位线和读出源极线之间，而且所述第一晶体管的栅极与所述第一反相器的输出端连接；以及第二晶体管，所述第二晶体管与所述第一晶体管串联，而且所述第二晶体管的栅极与对应于该存储单元的读出字线连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社索思未来，未经株式会社索思未来许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480036504.7/，转载请声明来源钻瓜专利网。
