[发明专利]一种低阻大电流DMOS器件芯片级CSP封装方法

摘要

本发明提供了一种低阻大电流DMOS器件芯片级CSP封装方法，它包括以下步骤（一）大电流DMOS器件的表层绝缘层制作及电极引线制作（二）大电流DMOS器件的背部保护层制作；（三）大电流MOS器件的侧面保护层制作；（四）单个大电流功率DMOS器件分割。本发明采用表面钝化技术，研究适用于无引线裸芯片封装的电极布局和电极材料，开发无引线裸芯片封装工艺，提高器件的稳定性和可靠性。本发明芯片级CSP封装方法适用于所有管脚位于同一平面内的大电流功率MOS器件的封装。

主权项

一种低阻大电流 DMOS 器件芯片级 CSP 封装方法，其特征在于它包括以下步骤 ：（一）大电流 MOS器件的表层绝缘层制作及电极引线制作 ：对已经制作好的、含有若干个单体大电流功率 MOS 器件的晶片上的每个单体大电流功率 MOS 器件制作生成多层金属层构成的金属引线电极和表面绝缘层；本步骤包括以下步骤 ：1）在制备好的晶片表层进行氧化形成氧化层，并在氧化层上旋涂光敏聚酰亚胺 ；2）在每个单体大电流功率 MOS 器件相应的管脚位置光刻引线孔，并在引线孔上设置金属互连层；3）在步骤 2）的金属互连层表面设置金属粘附层；4）在步骤 3）的每个单体大电流功率 MOS 器件的氧化层表面生成表面绝缘层，并留出引线孔；5）在步骤 4）的金属粘附层表面设置自下而上层叠的金属阻挡层和导电层；（二）大电流 MOS 器件的背部绝缘保护层制作 ：将步骤（一）中的每个单体大电流功率 MOS 器件的背面制作生成背部绝缘保护层；（三）大电流 MOS 器件的侧面绝缘保护层制作 ：将步骤（二）中的带有若干个单体大电流功率MOS 器件的晶片以一个单体大电流功率MOS 器件为单位进行挖深槽，然后再在深槽内填充绝缘保护物质，制作形成每个单体大电流功率 MOS 器件的侧面绝缘保护层；（四）单体大电流功率 MOS 器件分割：将步骤（三）中封装好的整个晶片以深槽为分割线进行分割，形成若干个单体大电流功率 MOS 器件。