[发明专利]数据处理装置有效
| 申请号： | 201510009451.6 | 申请日： | 2015-01-08 |
| 公开（公告）号： | CN104765650B | 公开（公告）日： | 2019-11-29 |
| 发明（设计）人： | 坪井幸利;长野英生 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G06F9/30;G06F9/38 |
| 代理公司： | 11256 北京市金杜律师事务所 | 代理人： | 王茂华<国际申请>=<国际公布>=<进入 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种数据处理装置。包括处理器和存储器的数据处理装置具有奇偶校验位/ECC编码器电路和奇偶校验位/ECC解码器电路。奇偶校验位/ECC编码器电路设置在用于将数据写入存储器的信号路径中，包括用于从要写入的数据生成多个位的奇偶校验位的奇偶校验位生成电路，并且将所生成的奇偶校验位连同该数据写入到存储器中。奇偶校验位/ECC解码器电路设置在用于从存储器读取数据的信号路径中，并且包括奇偶校验位校验单元。奇偶校验位生成电路被配置成使得构成数据的多个位中的每一个有助于至少两个位的奇偶校验位的生成。因此，奇偶校验位校验单元能高速地检测两位错误。 | ||
| 搜索关键词： | 奇偶校验位 个位 数据处理装置 存储器 电路设置 生成电路 校验单元 信号路径 电路 写入 存储器读取数据 数据写入存储器 数据生成 处理器 检测 配置 | ||
【主权项】：
1.一种数据处理装置，包括：/n处理器；/n存储器；/n奇偶校验位/ECC编码器电路，所述奇偶校验位/ECC编码器电路被设置在用于将多个位的写入数据从所述处理器写入所述存储器的信号路径中，并且包括奇偶校验位生成电路；以及/n奇偶校验位/ECC解码器电路，所述奇偶校验位/ECC解码器电路被设置在用于将读取数据从所述存储器读取到所述处理器的信号路径中，并且包括奇偶校验位校验单元，/n其中，所述奇偶校验位生成电路从所述写入数据生成由多个奇偶校验的位组成的奇偶校验位，并且将所述奇偶校验位连同所述写入数据写入到所述存储器中，构成所述写入数据的多个位中的每一个被配置成有助于在所述奇偶校验位中的至少两个奇偶校验的位的生成，以及/n其中，所述奇偶校验位校验单元被配置成，能够检测从所述存储器读取的所述读取数据和所述多个位的奇偶校验位中的一位或两位的错误的存在/不存在，/n其中，所述奇偶校验位/ECC编码器电路包括ECC生成电路，所述ECC生成电路将能执行1位纠错的纠错码添加到所述写入数据，所述奇偶校验位/ECC解码器电路包括纠错单元，所述纠错单元基于所述读取数据和对应于所述读取数据的纠错码来执行用于校正所述读取数据中的错误的纠错处理，/n其中，所述奇偶校验位/ECC解码器电路被配置成，当由所述奇偶校验位校验单元检测到错误的存在时，能够提供等待信号来使所述处理器等待接收所述读取数据，直到完成所述纠错处理为止，/n并行地执行由所述奇偶校验位校验单元进行的检测错误的存在/不存在的处理和由所述纠错单元进行的纠错处理，以及/n其中所述奇偶校验位/ECC解码器电路被配置成能够检测到两位的错误。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510009451.6/，转载请声明来源钻瓜专利网。
- 上一篇：无线帧发送方法、装置及基站
- 下一篇：电子部件的制造方法及电子部件的中间体
