[发明专利]VLIW处理器

摘要

本发明涉及VLIW处理器。实现一种能够抑制电路规模的增大并且即使在包括像多用于图像处理、图像识别处理等中的命令流那样进行比特扩展的运算的情况下也能够高效率地执行处理的VLIW处理器。VLIW处理器（1000）具备命令控制部（1）、寄存器堆部（2）、以及命令执行部（3）。命令执行部（3）具有多个插槽，在第2插槽（32）与第3插槽（33）之间设置有用于在两插槽间交接N比特数据的状态寄存器（34）。通过在该状态寄存器（34）中储存从第3插槽输出的数据并进行利用，从而能够抑制电路规模的增大并且即使是像多用于图像处理、图像识别处理等中的命令流那样进行比特扩展的运算也能够高效率地进行处理。

主权项

1.一种VLIW处理器，具备：寄存器堆部，包括多个寄存器；以及命令执行部，包括第1插槽和能储存N比特的量的数据的状态寄存器，其中，N为自然数，所述第1插槽包括：N×2比特的输入端口，用于输入来自所述寄存器堆部的输出数据；N比特的第1输出端口，用于向所述寄存器堆部输出数据；N比特的第2输出端口，用于向所述状态寄存器输出数据；以及第1插槽用第1扩展运算单元，通过对N比特数据进行运算处理，从而取得2×N比特数据的输出数据，将由所述第1插槽用第1扩展运算单元取得的2×N比特数据的所述输出数据中的N比特的量的数据作为第1数据从所述第1输出端口输出到所述寄存器堆部，将由所述第1插槽用第1扩展运算单元取得的2×N比特数据的所述输出数据中的除所述第1数据以外的N比特的量的数据作为第2数据输出到所述状态寄存器，所述命令执行部还具备第2插槽，所述第2插槽包括：N×2比特的输入端口，用于输入来自所述寄存器堆部的输出数据；N比特的输出端口，用于向所述寄存器堆部输出数据；以及第2插槽用第1运算单元，对N比特数据进行处理的运算，所述第1插槽输入从所述第1插槽输出到所述寄存器堆部并由所述寄存器堆部保持的所述第1数据，所述状态寄存器将从所述第1插槽输出的所述第2数据输出到所述第2插槽。