[发明专利]一种低电压高速采样保持电路

摘要

本发明公开了一种低电压高速采样保持电路，该采样保持电路包含差分信号输入缓冲电路、栅压自举开关、采样电容、差分信号输出缓冲电路。栅压自举开关利用单相时钟完成对差分开关的控制。利用信号输入和输出缓冲电路完成电路内部共模电平调整作用，有效改善低电源电压下高速模数转换器内单元电路间的信号电平匹配问题。利用栅压自举开关电路，有效提升高速采样保持电路的线性特性。利用输出缓冲电路实现对输入信号的隔离，后续电路只需要在规定的时间内完成信号的量化即可满足电路工作要求，有效降低电路设计难度，提升电路的工作速度。

主权项

一种低电压高速采样保持电路，其特征在于：包括具有调整共模电平功能的差分信号输入缓冲电路、两个栅压自举开关、两个采样电容以及具有调整共模电平功能的差分信号输出缓冲电路；其中，所述差分信号输入缓冲电路的差分信号输入端作为低电压高速采样保持电路的信号输入端，所述差分信号输出缓冲电路的差分信号输出端作为低电压高速采样保持电路的输出端；所述差分信号输入缓冲电路的输出端分别连接一个栅压自举开关的输入端，所述两个栅压自举开关的输出端连接到所述差分信号输出缓冲电路的差分输入端，所述两个采样电容分别连接在一个栅压自举开关的输出端和地之间；栅压自举开关包括第一至第五开关（21‑25），第一、第二电容（26、27），第一、第二反相器（28、29）以及场效应管（30）；第一开关（21）、第一电容（26）、第四开关（24）、第五开关（25）依次串联连接，第一开关（21）和第五开关（25）的另一端同时接地；第三开关（23）串联在第一电容（26）和第四开关（24）的连接点以及电压VDD之间；第二开关（22）串联在第一开关（21）和第一电容（26）的连接点以及场效应管（30）的源极之间，场效应管（30）的栅极与第四开关（24）和第五开关（25）的连接点相连接，第二电容（27）串联在场效应管（30）的漏极和地之间；第一至第五开关（21‑25）的控制端分别连接同一路外部时钟信号CLK，其中，第二开关（22）的控制端与外部时钟信号CLK之间连接第一反相器（28），第四开关（24）的控制端与外部时钟信号CLK之间连接第二反相器（29）；场效应管（30）的源极作为栅压自举开关的信号输入端，场效应管（30）的漏极作为栅压自举开关的信号输出端。