[发明专利]基于FPGA的100G以太网测试报文的生成系统

摘要

本申请公开了一种基于FPGA的100G以太网测试报文的生成系统及方法，包括：接口模块，用于使FPGA通过PCI总线与CPU通信；调度模块，用于配置CPU发送速率，并根据发送速率，产生调度脉冲，每产生一个调度脉冲，则生成并发送一个报文；配置和统计模块，用于读取流号、包长和帧间隔，然后生成配置数据；组包和校验模块，用于将从所述配置和统计模块模块收到的配置数据锁存起来，将校验和添加进数据包中；通道混合和mac适配模块，用于将数据包进行合并。本发明的优点是：能以100Gbps线速生成、发送测试流量，完成测试统计量的测量、路由报文的产生和报文截取，显著增加了数据包的随机性和实时性。

主权项

一种基于FPGA的100G以太网测试报文的生成系统，其特征在于，包括：接口模块，用于使FPGA通过PCI总线与CPU通信；至少一个通道的调度模块，其包括调度控制信息存储器，流号存储器，包长存储器，用于配置CPU发送速率，并根据发送速率，产生调度脉冲，每产生一个调度脉冲，则生成并发送一个报文；当调度脉冲有效时，从当前流号存储器中取出流号，根据流号从包长存储器读取数据包的长度，将流号、包长和帧间隔写入调度控制信息存储器中；至少一个通道的配置和统计模块，用于读取所述流号、包长和帧间隔，然后当前流号对应的报文生成配置数据，并更新当前流的统计数据；至少一个通道的组包和校验模块，其包括数据存储器与控制信息存储器，用于将所述配置和统计模块生成的配置数据锁存起来，根据配置数据组包，计算私有协议的校验和，IP包的校验和，以及TCP或UDP包的校验和，将所述校验和添加进组包后的数据中，以生成组完的数据包，将所述组完的数据包存进所述数据存储器中，包长和帧间隔存进所述控制信息存储器中；通道混合和mac适配模块，用于将所述数据存储器中组完的数据包进行合并。