[发明专利]一种具有超深沟槽的瞬态电压抑制器结构的制造方法

摘要

本发明公开了一种具有超深沟槽的瞬态电压抑制器结构的制造方法，其制造步骤为：步骤一，在具有第一导电类型的重掺杂硅衬底顶面生长一层厚度为20‑60微米的具有第一导电类型的掺杂外延层；步骤二，在所述掺杂外延层顶面沉积一层二氧化硅硬掩膜，以作为刻蚀超深沟槽的硬掩膜；步骤三，对所述二氧化硅硬掩膜进行光刻和等离子刻蚀，以形成多个超深沟槽；步骤四，将自掺杂生长的具有第二导电类型的多晶硅填充在所述超深沟槽中；步骤五，通过高温推进，将在所述具有第二导电类型的掺杂多晶硅与具有第一导电类型的重掺杂衬底间形成扩散PN结；步骤六，生长介质层；步骤七，生长金属层及刻蚀；步骤八，生长钝化层及刻蚀。上述结构可以在更小的芯片尺寸上承受更大的浪涌功率（千瓦级）或浪涌电流。

主权项

1.一种具有超深沟槽的瞬态电压抑制器的制造方法，其特征在于，包含如下制作步骤：步骤一，在具有第一导电类型（P型或N型）的重掺杂硅衬底顶面生长一层具有第一导电类型（P型或N型）的掺杂外延层；步骤二，在所述掺杂外延层顶面沉积一层二氧化硅硬掩膜，作为刻蚀超深沟槽的掩膜；步骤三，对所述二氧化硅硬掩膜进行光刻，形成硬掩膜图案；步骤四，对所述掺杂外延层和重掺杂硅衬底进行离子刻蚀，以形成贯穿掺杂外延层与重掺杂硅衬底接触的超深沟槽；步骤五，将自掺杂生长的具有第二导电类型（N型或P型）的多晶硅填充在所述超深沟槽中；步骤六，通过高温推进，将在所述具有第二导电类型的掺杂多晶硅与具有第一导电类型的重掺杂衬底间形成扩散PN结；步骤七，生长介质层；步骤八，生长金属层及刻蚀；步骤九，生长钝化层及刻蚀。