[发明专利]一种基于FPGA的四路全高清视频处理电路

摘要

本发明公开了一种基于FPGA的四路全高清视频处理电路，其包括FPGA芯片，所述FPGA芯片包括存储控制器、通道选择开关模块、第一视频层叠加模块、第二视频层叠加模块、第三视频层叠加模块、第四视频层叠加模块、视频时序控制模块、视频合成模块、视频模式参数控制器、四个视频输入处理模块以及四个视频放大模块。通过使用本发明基于FPGA芯片的画中画和画外画视频处理电路，可满足对多路全高清视频信号同时进行采集处理的需求，而且还具有架构简单、易于设计实现等优点。本发明作为一种基于FPGA的四路全高清视频处理电路可广泛应用于高清视频处理领域中。

主权项

1.一种基于FPGA的四路全高清视频处理电路，其特征在于：其包括FPGA芯片，所述FPGA芯片包括存储控制器、通道选择开关模块、第一视频层叠加模块、第二视频层叠加模块、第三视频层叠加模块、第四视频层叠加模块、视频时序控制模块、视频合成模块、视频模式参数控制器、四个视频输入处理模块以及四个视频放大模块；所述四个视频输入处理模块的输出端均与存储控制器的输入端连接，所述存储控制器的输出端分别与四个视频放大模块的第一输入端连接，所述四个视频放大模块的输出端均与通道选择开关模块的第一输入端连接，所述通道选择开关模块的输出端分别与第一视频层叠加模块的第一输入端、第二视频层叠加模块的第一输入端、第三视频层叠加模块的第一输入端以及第四视频层叠加模块的第一输入端连接，所述视频时序控制模块的输出端分别与第一视频层叠加模块的第二输入端、第二视频层叠加模块的第二输入端、第三视频层叠加模块的第二输入端以及第四视频层叠加模块的第二输入端连接，所述第一视频层叠加模块的输出端依次通过第二视频层叠加模块、第三视频层叠加模块以及第四视频层叠加模块进而与视频合成模块的输入端连接，所述视频模式参数控制器的输出端分别与四个视频输入处理模块的输入端、四个视频放大模块的第二输入端以及通道选择开关模块的第二输入端连接；所述视频输入处理模块包括视频解码模块和视频缩小模块，所述视频解码模块的输出端与视频缩小模块的第一输入端连接，所述视频缩小模块的输出端与存储控制器的输入端连接，所述视频模式参数控制器的输出端分别与视频解码模块的输入端和视频缩小模块的第二输入端连接；所述存储控制器连接有存储器；所述视频模式参数控制器：用于为视频解码模块提供视频格式参数，并且控制视频解码模块对采集到的视频信号进行解码，从而获得有效的视频像素；以及用于为视频缩小模块提供缩小参数以及为视频放大模块提供放大参数，并且控制视频缩小模块和视频放大模块对输入的视频信号进行缩小和放大的处理；以及用于对通道选择开关模块进行控制，使通道选择开关模块根据先后顺序将四个视频放大模块输出的视频信号分别对应地输入至第一视频层叠加模块、第二视频层叠加模块、第三视频层叠加模块以及第四视频层叠加模块，从而实现视频层叠加。