[发明专利]一种超低功耗且无亚稳态的频率数字转换器

摘要

本发明属于频率数字综合器技术领域，具体为一种超低功耗且无亚稳态的频率数字转换器。其结构包括采用“REF上升沿预测”技术的时间数字转换器及其归一化模块、采用门控时钟的同步器、高速计数器、采样和校准模块，以及差分器；本发明利用“门控时钟”技术降低同步器的功耗，利用“参考时钟上升沿预测”技术降低时间数字转换器的功耗；并提出防止时间数字转换器亚稳态和同步器亚稳态原则，提出超低功耗同步器“校准算法”，从而得到超低功耗且无亚稳态的频率数字转换器。

主权项

一种超低功耗且无亚稳态的频率数字转换器，其特征在于包括：采用“REF上升沿预测”技术的时间数字转换器及其归一化模块、采用门控时钟的同步器、高速计数器、采样和校准模块，以及差分器；其中：所述采用“REF上升沿预测”技术的时间数字转换器，其结构包括：传统时间数字转换器和REF上升沿预测模块；传统时间数字转换器包含：反相器链、灵敏放大器D触发器；传统时间数字转换器用于在每个系统时钟周期给出输入高频信号CKV相位信息的小数部分；REF上升沿预测模块用于预测参考时钟REF到来的电路；其中，预测REF上升沿的方法为：延迟参考时钟REF，得到参考时钟延迟信号REFD；REFD与REF生成一个使能信号EN；信号EN在REFD到来之前，使能反相器链，使得CKV信号进入反相器链；在REFD到来之后，关闭反相器链节省大量功耗；当高频待测信号CKV输入时，每一个时钟（CKR）周期，时间数字转换器将记录CKV的相位信息的小数部分PHfrac，高速计数器用于记录CKV的相位信息的整数部分PHint，这两部分组成完整的相位信息，再通过差分器将相位信息转化成频率信息FCWfb；同步器使用CKV采样REFD得到统一的系统时钟CKR，供时间数字转换器、采样和校准模块、高速计数器和差分器使用，以使得各个模块拥有统一的时钟；采样和校准模块用于对CKV的相位信息进行采样，并对采样计数进行校准；所述采用门控时钟的同步器，由D触发器A、D触发器B和或门组成，其中，D触发器B是主采样器，D触发器A和或门构成门控信号生成器；REFD上升沿到来后，D触发器A和或门才会让CKV进入D触发器B的时钟端，此时CKV完成对REFD的采样，生成CKR；完成采样后，D触发器A和或门阻止CKV进入D触发器B的时钟端，用以节省功耗。