[发明专利]一种星载数传发射机的多数据通道自主选择处理装置

摘要

本发明公开了一种星载数传发射机的多数据通道自主选择处理装置，包括：接口芯片、FPGA芯片及PLL电路。该装置采用一种时钟逻辑识别方法，对多个输入数据通道的伴随时钟进行识别，自主选择有效时钟和数据进行处理，合成I、Q两路数据后送入编码器或调制器。其中，接口芯片对接收到的信号进行电平转换；FPGA对输入信号进行时钟识别运算和数据选通处理，为对抗单粒子翻转效应，FPGA中的方法逻辑采用三模冗余设计。PLL电路将选通时钟信号倍频后送回FPGA用于数据格式变换。本发明使数传发射机具备自主识别数据通道和并行数据处理能力，减少了卫星指令的数量，降低了整星和数传发射机控制电路的复杂度，提升了产品可靠性。

主权项

1.一种星载数传发射机的多数据通道自主选择处理装置，其特征在于，包括：接口芯片，用于接收星上的n路时钟数据信号并对其进行电平转换后输出处理后的时钟数据信号至FPGA芯片；FPGA芯片，与所述接口芯片连接，用于对所述处理后的时钟数据信号进行识别和判断，以选择有效时钟及其对应的数据通道，并将选出的时钟信号送入PLL电路进行倍频，倍频后的时钟信号再送回FPGA芯片以进行对选通数据的格式变换，得到I、Q两路信号；PLL电路，与所述FPGA芯片连接，用于对时钟信号进行倍频；其中，所述n路时钟数据信号对应在n个数据通道传输，所述时钟数据信号包括伴随时钟信号及数据信号，n为正整数；所述FPGA芯片包括时钟判断选择模块、时钟MUX、数据MUX以及格式变换单元；所述时钟判断选择模块用于接收来自接口芯片的n路伴随时钟信号并检测，以得到有效时钟的时钟选择信号并将其输入至所述时钟MUX及数据MUX；所述时钟MUX用于根据所述时钟选择信号对来自接口芯片的n路伴随时钟信号进行选择，选出时钟有效的伴随时钟信号，并将该伴随时钟信号输入所述PLL电路；所述数据MUX用于根据所述时钟选择信号对来自接口芯片的n路数据进行选择，选出时钟有效的伴随时钟信号所在数据通道的数据信号，并将该数据信号输出至所述格式变化单元进行格式变换，变换得到I、Q两路信号；所述时钟判断选择模块包括三个相同的时钟判断选择单元及一表决器，每个时钟判断选择单元均对输入的n路伴随时钟信号进行检测，以得到包含有效时钟的选通信号作为初级时钟选择信号，该选通信号包括位数据，三个时钟判断选择单元所输出的三个初级时钟选择信号输入所述表决器进行表决后输出最终的时钟选择信号，该最终的时钟选择信号输入所述时钟MUX及数据MUX以分别进行时钟信号及数据信号的选择。