[发明专利]高速低功耗多阈值异步置位复位D型触发器

摘要

一种高速低功耗多阈值异步置位复位D型触发器，包括：低功耗控制电路，接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号；置位控制电路，接收异步置位输入信号set，对异步置位输入信号set进行缓冲处理后分别输出信号；主锁存器，接收数据输入信d、正相时钟输入信号clk、反相时钟输入信号nclk、异步复位输入信号r以及信号：sleep、nsleep、s和ns；并对数据输入信号d进行锁存处理后输出qt；从锁存器，接收正相时钟输入信号clk、反相时钟输入信号nclk、异步复位输入信号r及信号qt、s、sleep和nsleep；并对qt进行锁存处理后分别输出第一数据信号q和第二数据信号nq。本发明具有结构简单、可提高传输效率、降低静态漏电流和功耗等优点。

主权项

一种高速低功耗多阈值异步置位复位D型触发器，其特征在于，包括：低功耗控制电路，用来接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号：sleep和nsleep；置位控制电路，用来接收异步置位输入信号set，对异步置位输入信号set进行缓冲处理后分别输出信号：s和ns；主锁存器，用来接收数据输入信d、正相时钟输入信号clk、反相时钟输入信号nclk、异步复位输入信号r以及信号：sleep、nsleep、s和ns；所述主锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对数据输入信号d进行锁存处理后输出qt；异步复位输入信号r为低电平有效时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，处理后输出qt为低电平“0”；异步置位输入信号s为低电平有效、ns为高电平有效时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，处理后输出qt为高电平“1”；从锁存器，用来接收正相时钟输入信号clk、反相时钟输入信号nclk、异步复位输入信号r及信号qt、s、sleep和nsleep；所述从锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对qt进行锁存处理后分别输出第一数据信号q和第二数据信号nq；异步复位信号r为低电平有效时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，处理后输出q，为低电平“0”，nq为高电平“1”；异步置位信号s为低电平有效、ns为高电平有效时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，处理后输出q为高电平“1”，nq为低电平“0”。